

Г.Р. Аванесян В.П. Лёвшин

**Интегральные
микросхемы
ТТЛ, ТТЛШ**

Справочник



Москва «Машиностроение» 1993

Аванесян Г.Р., Левшин В.П.

А19 Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. —
М.: Машиностроение, 1993. — 256 с.: ил.
ISBN 5-217-02604-9

Приведены данные по отечественным интегральным микросхемам, выполненным в базе ТТЛ, ТТЛШ. Применение и назначение микросхем комментируются таблицами состояний, режимов и истинности, а также временными диаграммами. Электрические параметры микросхем сведены в сравнительные таблицы, содержащие характеристики микросхем одного функционального типа различных серий.

Для инженерно-технических работников, занятых разработкой и эксплуатацией цифровой аппаратуры. Может быть полезна студентам ВУЗов соответствующих специальностей.

2302030700-636

А

038(01)-93

Без объявл.

ББК 32.844.1

*Сколько нелепостей заставляет говорить
страсть сказать что-нибудь новое.*

Франсуа Мари Вольтер (Аруэ).

ПРЕДИСЛОВИЕ

Книга, которую Вы, уважаемый читатель, держите в руках, была задумана авторами как новый источник оперативной справочной информации по интегральным микросхемам (ИС) из обширного семейства ТТЛ, ТТЛШ. Причем, взявшись за перо, мы задались целью ни в коем случае не составлять сборник условных графических обозначений и электрических параметров, так как, на наш взгляд, главная задача справочника по ИС — это сжатое и информативное объяснение пользователю, для чего служит и как служит конкретная ИС. С этой точки зрения электрические параметры, оставаясь немаловажным компонентом, отходят на второй план, выдвигая на передовую ту суть, из-за которой разработчику, как правило, и приходится обращаться к справочникам. Разумеется, электрические параметры являются неотъемлемой частью любого справочника. Однако целесообразно материал такого рода сводить в сравнительные таблицы, ведь выбрать ИС по параметрам — это значит сравнить параметры.

Приведенные условия сыграли главную роль при определении авторами структуры справочника. Материал, содержащий конкретные сведения об ИС, разбит на два раздела: разд. II и разд. III. В разд. II включены ИС серий, в которых представлены практически все функциональные типы. Такие субсемейства являются репрезентативными и к ним отнесены серии 133, 155, 530, 531, 533, 555, 1533. Серия 1531, изготавливаемая по современной технологии FAST, безусловно является перспективной (к 1990 г. уже разработано ее развитие FASTr) и представляет немалый интерес. Однако в виду ограниченного на сегодняшний день состава ИС в этой серии, ее применение также ограничивается. В связи с чем решено было ИС этого субсемейства в настоящее издание справочника не включать.

Кроме репрезентативных широкое применение находят цифровые ИС специализированных серий: микропроцессорных, памяти и периферийных. Микропроцессорные серии и серии ИС памяти являются отдельным предметом издания и в рамки настоящей книги по причине ограниченности объема войти не могут. Кроме того, уже есть

прекрасные работы*, где в полном объеме освещены все вопросы, связанные с указанными сериями. В силу отмеченного в справочник из специализированных субсемейств вошли только наиболее распространенные периферийные серии, разделенные в свою очередь на знакосинтезирующую (514) и две интерфейсные (559 и 1102) серии, включенные в разд. III.

Гл. 3, открывающая разд. II, содержит сводный список ИС репрезентативных серий с их полным условным обозначением и типовыми параметрами для каждой серии. В последующих главах приведенный материал в некоторой степени дублируется. Такого рода повтор был вызван желанием авторов максимально облегчить читателю работу со справочником. По этой же причине книгу дополняет Приложение, содержащее список ИС, расположенных в порядке возрастания серий с указанием в двух колонках номеров страниц с графическим обозначением и описанием ИС (первая колонка) и полным алфавитно-цифровым обозначением (вторая колонка).

ИС репрезентативных серий объединены в группы комбинационной (гл. 4) и последовательной (гл. 5) логик. В то же время в отдельные параграфы гл. 4 и 5 включены ИС, не относящиеся к описываемому типу логики. В таких случаях следует иметь в виду, что деление производилось с учетом только классических структур данного функционального назначения.

При составлении справочника авторы придерживались соответствующих ГОСТ как в части графического изложения материала, так и в части обозначения электрических параметров. Значения электрических параметров приведены на основании конкретных официальных документов на поставку. Однако справочник не может являться юридическим документом для предъявления рекламаций.

Мы надеемся, что предлагаемая книга найдет своего читателя, и мы будем крайне рады, если она в какой-то мере поможет инженерам-схемотехникам в их нелегком, но глубоко творческом труде.

*Гарри Аванесян
Вячеслав Левшин*

Февраль 1993

* Микропроцессоры и микропроцессорные комплекты интегральных микросхем /Под ред. В.А. Шахнова. — М.: Радио и связь, 1988. — Т.1,2; Полупроводниковые БИС запоминающих устройств /Под ред. А.Ю. Гордонова и Ю.Н. Дьякова. — М.: Радио и связь, 1986.

Благодарности

Наши коллеги Андреевский К.Н. и Сидоров И.Н. оказали неоценимую помощь в подборе материалов, Спасский С.А. и Антоненков В.Б. всячески содействовали работе над рукописью. Сотрудники группы НТД Радиотехнического института им. академика А.Л. Минца Бодрова З.П. и Ларина М.Р., проявив энтузиазм, способствовали сбору нормативных документов в кратчайшие сроки. Акишкина О.В., Зверева С.Н. и Каледина О.И. в жаркие летние дни при активной технической поддержке Ратникова К.В. выполнили огромную работу по разбору почерка авторов и набору текстового материала.

Мы считаем своим приятным долгом поблагодарить этих людей — людей, без которых наш справочник вряд ли бы увидел свет.

АНГЛОЯЗЫЧНЫЕ СОКРАЩЕНИЯ, ИСПОЛЬЗОВАННЫЕ В СПРАВОЧНИКЕ*.

A	address	адрес, адресный вход (выход)
AD	adder	сумматор
BD	bus driver	шинный драйвер
BI	blanking input	вход бланкирования, гашения
C	clock	синхронизация, вход тактовых им- пульсов
	carry	перенос, вход (выход) переноса
	collector	коллектор
CC	cascade connection	каскадное соединение, вход (вы- ход) каскадного соединения ИС
CD	coder	шифратор
	clock-down	вычитающий вход счетчика
CRU	carry unit	устройство переноса
CS	chip select	выбор кристалла, вход выбора ЗУ
CT	counter	счетчик
CU	clock-up	суммирующий вход счетчика
D	data	данные, вход данных
DB	data bus bidirectional	двунаправленная шина данных, вход/выход двунаправленной ши- ны данных
DC	decoding circuit	дешифратор
DI	data input	вход данных
DIP	dual in-line package	корпус ИС с двухрядным расположением выводов
DL	data left	вход сдвига данных влево
DO	data output	выход данных
DR	data recording data right	запись данных вход сдвига данных вправо
E	enable emitter	разрешение, вход разрешения эмиттер
EDC	error detecting circuitry	схема обнаружения ошибок

* В отдельных обоснованных случаях трактовка сокращений изменена.

EF	error flove	поток ошибок, выход признака ошибок
EO	enable output	выход разрешения
EX	excess	избыток, излишек, вход расширения
FC	frequency control	управление частотой, вход управления частотой
FP	flat-package	плоский корпус ИС с горизонтальным расположением выводов
G	generation	генерация, выход (вход) переноса генерации
	generator	генератор
I	input	вход
L	load	загрузка, вход загрузки
LT	language translation	перевод с одного языка на другой, вход преобразования
M	mode	режим, вход выбора режима
MEF	multierror flove	поток многократных ошибок, выход признака многократной ошибки
MPL	microcontrolled programmable logic multiplier	программируемое логическое устройство матричный умножитель
MUX	multiplexer	мультиплексор
OE	output enable	вход разрешения выхода
P	polarity	полярный, вход управления полярностью
	propagation	распространение, выход (вход) распространения переноса
PC	parity control	контроль четности
PD	propagation - down	выход переноса вычитания
PE	parity even	четный паритет, выход четного паритета
PO	parity odd	нечетный паритет, выход нечетного паритета
PRCD	priority coder	шифратор приоритетов
PROM	programmable read only memory	программируемое ПЗУ
PU	propagation-up	выход переноса суммирования
Q	quantity	величина, параметр

	quotient	частное, выход счетчика-делителя
R	reset	сброс, вход обнуления
RAM	random access memory	память с произвольной выборкой (ОЗУ)
RBI	ripple-blanking input	ввод сигнала с бланкированием (вырезанием) выбросов
RBO	ripple-blanking output	вывод сигнала с бланкированием (вырезанием) выбросов
RD	read	чтение, вход считывания
RG	register	регистр
S	set	установка, вход установки ИС в состояние логической «1»
	select	селекция, селекторный вход
	sum	сумма, выход суммы
SU	shift unit	сдвигающее устройство
SU, SUB	subtractor	вычитатель
SUM	summator	сумматор
T	transmit	передавать, вход управления передачей
	trigger	триггер
WR	write	запись, вход управления записью
WS	word select	выбор слова, вход выбора слова

РАЗДЕЛ I.

ОБЩИЕ СВЕДЕНИЯ ОБ ИС ТТЛ, ТТЛШ

Глава 1. Характерные особенности

1.1. СХЕМОТЕХНИКА

Классической структурой ТТЛ является схема базового вентиля И-НЕ серий 133, 155, SN54, SN74. Схема (рис. 1.1) содержит входной каскад, реализующий функцию И, фазоинверсный каскад с источником тока и выходной каскад с активной нагрузкой. Входной каскад построен на многоэмиттерном транзисторе $VT1$, рожденный технологией микроэлектроники специально для нужд логических ИС. Эмиттеры транзистора $VT1$ служат входами логического элемента и соединены с шиной нулевого потенциала через обратно-смещенные антизвонные диоды $VD1-VD4$. Последние служат своего рода демпфером, защищая от отрицательного входного напряжения транзистор $VT1$.




Рис 1.1. Схема базового вентиля серий 133, 155, SN54, SN74

При поступлении хотя бы на один из эмиттеров потенциала, близкого к потенциалу земли, через эмиттер начинает вытекать почти весь базовый ток транзистора $VT1$, создавая на входе ток логического «0» $I_{вх}^0$. Значение этого тока ограничивается сопротивлением резистора $R1$. В такой ситуации ток коллектора $VT1$ пренебрежимо мал и, следовательно, недостаточен для отпирания транзистора $VT2$ фазоинверсного каскада. При таком распределении токов транзистор $VT5$ заперт, а $VT4$ отперт, обеспечивая на выходе уровень напряжения:

$$U_{вых}^1 = U_n - I_{6VT4}R3 - U_{63VT4} - U_{VD5}.$$

Если же на все эмиттеры транзистора $VT1$ подать напряжение $U_{вх}^1$, равное примерно напряжению питания U_n , то эмиттерные токи $VT1$

резко сократятся (входные токи логических «1»), а базовый ток уйдет в коллектор, создавая на базе транзистора $VT2$ потенциал, близкий к потенциалу U_n относительно общего провода. В таком случае транзистор фазоинверсного каскада $VT2$ откроется, запирая при этом $VT4$ и отпирая $VT5$. Включенный в коллекторную цепь $VT4$ диод $VD5$ создает при отпираании транзистора $VT5$ между базой и эмиттером $VT4$ разность потенциалов, меньшую напряжения открывания $VT4$, так как

$$U_{бэVT4} = U_{кэVT2} - U_{бкVT5} - U_{VD5}.$$

Иными словами, разность потенциалов между базой транзистора $VT4$ и выходом логического элемента распределяется между участком база-эмиттер $VT4$ и диодом $VD5$. Таким образом, за счет полного запираания транзистора эмиттерного повторителя $VT4$ и насыщения транзистора $VT5$ на выходе ИС формируется уровень напряжения, равный $\approx 0,4$ В. Это напряжение есть напряжение насыщения транзистора $VT5$ и является выходным напряжением логического «0» $U_{\text{вых}}^0$.

Источник тока на $VT3$ и эмиттерный повторитель на $VT5$ способствуют улучшению передаточной и динамической характеристик логического элемента. Кроме того, каскад на транзисторе $VT5$, являясь активной нагрузкой транзистора $VT4$, еще и повышает нагрузочную способность схемы. Улучшение формы передаточной характеристики, а, следовательно, и помехоустойчивости устройства в целом объясняется следующим образом.

При отпираании фазоинвертора на $VT2$ потенциал коллектора $VT5$ начинает падать (точка 1 на рис.1.2) и в отсутствии источника тока, вместо которого может быть включен резистор, в точке 1 передаточной характеристики произошел бы излом, продолжение ко-




Рис. 1.2. Аппроксимированная передаточная характеристика логических элементов ТТЛ, ТТЛШ. Заштрихованные участки — области допустимых значений $U_{\text{ВХ}}^0$ и $U_{\text{ВХ}}^1$ в статическом режиме

того показано пунктиром. Положение точки излома определяется напряжением отпирания транзистора VT_2 . Это максимально допустимое, т.е. пороговое напряжение логического «0» на входе $U_{вх}^0 \max \approx 0,8$ В. Однако, источник тока на VT_3 проявляет свойства нелинейного сопротивления и в начальный период повышения $U_{вх}$ сильно ограничивает коллекторный ток транзистора VT_2 , сдерживая таким образом спад выходного напряжения $U_{вых}^1$. В то же время с повышением $U_{вх}$ медленно повышается и потенциал эмиттера VT_2 и при $U_{вх} = U_{срб.л.э.}$ ($U_{срб.л.э.}$ — напряжение отпирания логического элемента в целом) транзистор VT_5 отпирается (точка 2 на рис.1.2). В результате происходит резкое снижение выходного напряжения до уровня $U_{вых}^0$. Как видно точка излома 1 сдвинулась вправо, повысив угол наклона передаточной характеристики. (Точности ради отметим, что резкого излома в точке 2 не происходит, так как ток базы VT_5 повышается плавно и в точке 2 наблюдается относительно плавный изгиб, поэтому для выделения характерных участков кривая нами умышленно аппроксимирована.) Когда далее $U_{вх}$ достигает значения минимально допустимого напряжения логической «1» $U_{вх}^1 \min \approx 2,0$ В (точка 3 на рис.1.2) переходные процессы заканчиваются, так как транзистор VT_5 оказывается насыщенным и дальнейшее повышение $U_{вх}^1$ на потенциале и токе его коллектора практически не отражается.

Отметим еще один немаловажный момент. Переключения логического элемента из одного состояния в другое сопровождаются переходом одного из транзисторов VT_4 , VT_5 в открытое состояние, а другого в закрытое. При этом переход происходит синхронно и, следовательно, в некоторый момент времени оба транзистора VT_4 , VT_5 оказываются открытыми. В этот момент через открытые транзисторы протекает ток, по величине значительно превышающий ток потребления в статическом режиме. Указанное приводит к тому, что в динамическом режиме наблюдаются кратковременные всплески потребляемого тока, который несколько ограничивается сопротивлением резистора R_5 . Это является недостатком выходного каскада с активной нагрузкой и требует принятия специальных мер по защите от возникаемых помех по цепям питания. Однако, отмеченный недостаток компенсируется высокой нагрузочной способностью таких каскадов и улучшенным быстродействием. Повышение быстродействия связано с сокращением времени на перезаряд выходных емкостей.

Логические элементы серий 530, 531, SN54S, SN74S явились результатом совершенствования микронэлектронной технологии, позволившей на рубеже 60-х и 70-х годов начать изготовление в масштабах серийного производства выпрямляющих контактов металл-полупроводник, известных как переходы Шоттки.

Единственное схемотехническое отличие от элементов рассмотренного выше субсемейства заключается в использовании во всех каскадах, кроме эмиттерного повторителя на VT_5 , обратной связи. И как

не парадоксально, но это существенное для ИС отличие из принципиальной схемы (рис.1.3) не видно*.

Объясняется это тем изыществом [1], с которым технологи решили важную для интегральной схемотехники задачу. Металлический слой интегрального $n-p-n$ транзистора, служащий для омического контакта с базой, был продлен в сторону коллектора, образовав с n -областью коллектора переход Шоттки. Таким образом без введения дополнительной технологической операции переход база-коллектор оказался зашунтированным диодом Шоттки. А это и есть та обратная связь, которая позволила в 5 раз сократить время формирования положительного фронта выходного импульса.




Рис 1.3. Схема базового вентиля серий 530, 531, SN54S, SN74S

Идея использования нелинейной отрицательной обратной связи для повышения быстродействия транзисторных ключей состоит в следующем. Известно, что время, затрачиваемое на формирование фронта выходного импульса, определяется рассасыванием инжектированных неосновных носителей, когда транзистор переходит из насыщения в область отсечки. Поэтому разумным является решение предотвратить вхождение транзистора в режим глубокого насыщения. Это может быть достигнуто путем приложения к участку база-коллектор запирающего напряжения. В случае, если между базой и коллектором включить диод Шоттки, подсоединенный анодом к базе, то при отпирании транзистора на коллекторе в некоторый момент времени установится потенциал, отпирающий диод Шоттки. Напряжение отпирания перехода Шоттки 0,4-0,5 В, т.е. меньше, чем падение на переходе база-коллектор и, следовательно, диод Шоттки откроется раньше чем переход база-коллектор. Таким образом, коллекторный переход оказывается запертым и режим насыщения исключается.

Важным достоинством диодов Шоттки, помимо низкого порогового напряжения, является и то, что в них отсутствует инжекция неосновных носителей. В связи с чем при выключении не затрачивается время на рассасывание избыточного заряда и время их переключения состав-

* Схема Дарлингтона на VT4, VT5 использовалась и в ранних сериях TTL, поэтому относить ее к схемотехническому новшеству некорректно.

ляет около 0,1 нс. Если бы в качестве элемента обратной связи удалось использовать $p-n$ переход, то эффект от его применения был бы незначителен, так как опять потребовалось бы время на рассасывание неосновных носителей.

Возвращаясь к схеме базового вентиля (рис. 1.3) заметим, что замена антизвонных диодов с $p-n$ переходами на диоды Шоттки приводит к повышению быстродействия ИС в силу описанных свойств диодов Шоттки, а применение в качестве нагрузки транзистора $VT6$ схемы Дарлингтона на $VT4$, $VT5$ приводит к повышению нагрузочной способности и улучшает динамические характеристики. Причем транзистор $VT5$ в процессе функционирования логического элемента в насыщение не входит и по этой причине перехода Шоттки не содержит.

Следующим субсемейством являются ИС серий 533, 555, SN54LS, SN74LS. В основе этих серий лежит логический элемент, содержащий на входе матрицу диодов Шоттки (рис. 1.4).




Рис. 1.4. Схема базового вентиля серий 533, 555, SN54LS, SN74LS

Логическая функция И реализуется на диодах $VD1-VD3$ и резисторе $R1$, далее следует фазоинверсный каскад на $VT1$ с источником тока на транзисторе $VT2$ и выходной двухтактный каскад на $VT3-VT5$. Транзисторы всех каскадов, подобно ИС на рис. 1.3, содержат переходы Шоттки.

При подаче на катод одного из диодов $VD1-VD3$ потенциала низкого логического уровня $U_{вх}^0$ транзистор $VT1$ запирается, так как напряжение

$$U_{бэVT1} = U_{вх}^0 + U_{VD1,2,3} - U_{бэVT5}$$

($U_{VD1,2,3}$ - падение напряжения на одном из диодов $VD1-VD3$) оказывается недостаточным для его отпирания. Тока базы при этом нет, а входной ток $I_{вх}^0$ определяется сопротивлением резистора $R1$. На коллекторе $VT1$ устанавливается потенциал, отпирющий транзисторы $VT3$, $VT4$, и на выходе логического элемента устанавливается напряжение $U_{вых}^1$:

$$U_{вых}^1 = U_{п} - U_{бэVT3} - U_{бэVT4} - I_{бVT3}R2.$$

В случае, если на все входы схемы поступает уровень $U_{вх}^1$, то через диоды $VD1$ - $VD3$ начинает течь обратный ток, не превышающий 20 мкА и являющийся входным током логической «1» $I_{вх}^1$. Появившийся на базе $VT1$ потенциал оказывается достаточным для отпирания транзистора, $VT1$ отпирается и далее формируется уровень логического «0» $U_{вых}^0$ на выходе схемы.

Принцип действия каскадов на транзисторах $VT2$ - $VT5$ аналогичен работе таких же каскадов, рассмотренных выше серий, за небольшим исключением. Резистор $R6$ в данной структуре подключен уже не к общему проводу, а к коллектору транзистора $VT5$. Это позволяет сократить потребление тока при логической «1» на выходе. Кроме того, коллектор $VT1$ через диод $VD7$ и резистор $R6$ соединен с выходом логического элемента. Такая связь позволяет при переключении повысить коллекторный ток $VT1$ за счет разряда выходных емкостей, а следовательно, и повысить быстродействие.

По сравнению с ИС серий 530, 531, SN54S, SN74S в рассматриваемом субсемействе почти на порядок снижена удельная потребляемая мощность. В то же время существенное повышение экономичности привело к проигрышу в быстродействии.

Сериями, в которых сочетаются одновременно и высокая экономичность и высокое быстродействие, являются перспективные разработки 1533, SN54ALS, SN74ALS.

По сравнению с субсемейством 133, 155 и другими работа переключения в них снижена в 25 раз. Столь значительное повышение показателей связано с использованием усовершенствованной технологии - ALS (*Advanced Low-power Schottky*), разработанной к 1980 г. фирмой *Texas Instruments Inc.* В схемотехническом же плане (рис. 1.5) основное отличие заключается в применении на входе эмиттерного повторителя на $VT1$, что привело к двухкратному снижению входного тока $I_{вх}^0$ по сравнению с ИС серий 533, 555 и др.




Рис. 1.5 Схема базового вентиля серий 1533, SN54ALS, SN74ALS

1.2. ТЕРМИНОЛОГИЯ И ОБОЗНАЧЕНИЕ ПАРАМЕТРОВ.

Термины, обозначения и определения параметров, характеризующие ИС, регламентируются ГОСТ 19480-89, который соответствует публикациям МЭК 748-1, МЭК 748-2 и МЭК 748-3 [2]. Наиболее употребляемые из них приведены в табл. 1.1-1.3.

Параметры принято делить на статические и динамические. Статические параметры инвариантны к переходным процессам и измеряются в статическом режиме. Динамические, напротив, определяют реактивные свойства ИС и измеряются во время переходных процессов.

К первичным статическим параметрам (табл. 1.1) относят токи, текущие по выводам ИС и соответствующие напряжения (рис. 1.6). Причем, принято считать токи, втекающие в ИС, положительными, а вытекающие — отрицательными. На рис. 1.6,а показаны направления токов для ИС с активным выходом и двумя выходными состояниями. На рис. 1.6,б показан пример соединения двух ИС с третьим состоянием выхода, находясь в котором, верхняя по схеме ИС может как принимать выходной ток $I_{\text{вых.выкл}}^0$, так и отдавать — $I_{\text{вых.выкл}}^0$. Направление тока $I_{\text{вых.выкл}}^0$ в таких ситуациях зависит от логического уровня на внешней информационной шине.

На основании первичных статических параметров могут быть получены производные параметры, к которым относятся потребляемые мощности, сопротивления, коэффициент разветвления по выходу и помехоустойчивость (табл. 1.2).

Динамические параметры сведены в табл. 1.3. Приведенные в настоящем справочнике значения времени задержки распространения при включении $t_{\text{зд.р}}^{1,0}$ и выключении $t_{\text{зд.р}}^{0,1}$ согласно ГОСТ 18683.2-83 [3] измеряются на уровне


$$U = (U_{\text{пор.вх}}^0 + U_{\text{пор.вх}}^1) / 2.$$

Однако, после внесения изменений в ГОСТ в 1988г. указанные параметры должны измеряться на уровне напряжений, оговоренных в соответствующих ТУ (рис. 1.7)

Для уточнения принадлежности параметров в конкретных случаях в буквенно-цифровые обозначения вводят дополнительные подстрочные индексы, которые, как правило, состоят из мнемонических обозначений входов и выходов ИС. Например, запись $I_{\text{вх}}^0(DI)$ означает, что ток $I_{\text{вх}}^0$ относится к информационному входу DI . В отдельных случаях вместо названия входа (выхода) в подстрочном индексе приводятся номера выводов ИС.

Для обозначения временных параметров ГОСТ 19480-89 рекомендована комбинированная форма записи подстрочных индексов, где одновременно могут быть указаны вход и выход ИС. Так, например, время задержки распространения при включении от входа CU до выхода $Q1$ обозначается следующим образом:

$$t_{\text{зд.р}}^{1,0}(CU-Q1).$$

Рис. 1.6 Статические параметры ИС:

а — токи и напряжение в ИС с двумя состояниями выхода;

б — выходные токи в ИС с третьим состоянием выхода при объединении в общую информационную шину

Для оценки степени совершенности ИС пользуются понятием работы переключения. Этот параметр является интегральным и вычисляется как произведение средней потребляемой мощности $P_{\text{пот.ср}}$ и среднего времени задержки распространения $t_{\text{зд.ср}}$.

Рис. 1.7. Измерение параметров $t_{\text{зд.р}}^{1,0}$ и $t_{\text{зд.р}}^{0,1}$

Таблица 1.1 Первичные статические параметры ИС

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Ток потребления</i>	$I_{\text{пот}}$	I_{CC}	Ток, потребляемый ИС от источников питания в заданном режиме
<i>Ток потребления i-го источника питания</i>	$I_{\text{пот}i}$	$I_{\text{CC}i}$	Ток, потребляемый ИС от i -го источника питания
<i>Ток потребления выходного напряжения низкого уровня</i>	$I_{\text{пот}}^0$	$I_{\text{CC}L}$	Ток, потребляемый ИС от источника питания при выходном напряжении низкого уровня
<i>Ток потребления выходного напряжения высокого уровня</i>	$I_{\text{пот}}^1$	$I_{\text{CC}H}$	Ток, потребляемый ИС от источника питания при выходном напряжении высокого уровня
<i>Средний ток потребления</i>	$I_{\text{пот ср}}$	I_{CCAV}	Ток, равный полусумме токов, потребляемых ИС от источников питания в двух различных состояниях на выходе
<i>Входной ток низкого уровня</i>	$I_{\text{вх}}^0$	I_{IL}	Входной ток при входном напряжении низкого уровня ИС
<i>Входной ток высокого уровня</i>	$I_{\text{вх}}^1$	I_{IH}	Входной ток при входном напряжении высокого уровня ИС
<i>Выходной ток низкого уровня</i>	$I_{\text{вых}}^0$	I_{OL}	Выходной ток при выходном напряжении низкого уровня ИС

Продолжение табл. 1.1

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Выходной ток высокого уровня</i>	$I^1_{\text{вых}}$	I_{OH}	Выходной ток при выходном напряжении высокого уровня ИС
<i>Выходной ток в состоянии «Выключено»</i>	$I_{\text{вых.выкл}}$	I_{OZ}	Выходной ток ИС с тремя состояниями на выходе при выключенном состоянии выхода
<i>Выходной ток низкого уровня в состоянии «Выключено»</i>	$I^0_{\text{вых.выкл}}$	I_{OZL}	Выходной ток ИС в состоянии «Выключено» при подаче на измеряемый выход заданного напряжения низкого уровня
<i>Выходной ток высокого уровня в состоянии «Выключено»</i>	$I^0_{\text{вых.выкл}}$	I_{OZN}	Выходной ток ИС в состоянии «Выключено» при подаче на измеряемый выход заданного напряжения высокого уровня
<i>Ток утечки на выходе</i>	$I_{\text{ут.вых}}$	I_{OL}	Ток в выходной цепи ИС при закрытом состоянии выхода и заданных режимах на остальных выводах
<i>Ток утечки низкого уровня на выходе</i>	$I^0_{\text{ут.вых}}$	I_{OLL}	Ток утечки ИС при закрытом состоянии выхода при напряжении на выходе в диапазоне, соответствующем низкому уровню, и при заданных режимах на остальных выводах
<i>Ток утечки высокого уровня на выходе</i>	$I^1_{\text{ут.вых}}$	I_{OLH}	Ток утечки ИС при закрытом состоянии выхода, при напряжении на выходе в диапазоне, соответствующем высокому уровню, и при заданных режимах на остальных выводах
<i>Напряжение питания</i>	$U_{\text{п}}$	U_{CC}	Значение напряжения на выводах питания ИС

Продолжение табл. 1.1

Термин	Обозначение параметра		Определение
	отечественное	международное	
Напряжение i -ого источника питания	$U_{\text{п}i}$	$U_{\text{CC}i}$	Напряжение i -ого источника питания; обеспечивающего работу ИС в заданном режиме
Входное напряжение низкого уровня	$U^0_{\text{вх}}$	U_{IL}	—
Входное напряжение высокого уровня	$U^1_{\text{вх}}$	U_{IH}	—
Выходное напряжение низкого уровня	$U^0_{\text{вых}}$	U_{OL}	—
Выходное напряжение высокого уровня	$U^1_{\text{вых}}$	U_{OH}	—
Входное пороговое напряжение низкого уровня	$U^0_{\text{пор.вх}}$	U_{ITL}	Наибольшее значение напряжения низкого уровня на входе ИС, при котором происходит переход из одного состояния в другое
Входное пороговое напряжение высокого уровня	$U^1_{\text{пор.вх}}$	U_{ITH}	Наименьшее значение напряжения высокого уровня на входе ИС, при котором происходит переход из одного состояния в другое
Выходное пороговое напряжение низкого уровня	$U^0_{\text{пор.вых}}$	U_{OTL}	Наибольшее значение низкого уровня на выходе ИС при пороговом напряжении на входе
Выходное пороговое напряжение высокого уровня	$U^1_{\text{пор.вых}}$	U_{OTH}	Наименьшее значение напряжения высокого уровня на выходе ИС при пороговом напряжении на входе

Продолжение табл. 1.1

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Напряжение срабатывания</i>	$U_{срб}$	U_{IT+} U_{ITP}	Наименьшее постоянное напряжение на входе, при котором происходит переход ИС из одного устойчивого состояния в другое
<i>Напряжение отпущения</i>	$U_{отп}$	U_{IT-} U_{ITN}	Наибольшее постоянное напряжение на входе, при котором происходит переход ИС из одного устойчивого состояния (включенного состояния) в другое

Таблица 1.2 Производные статические параметры ИС

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Потребляемая мощность</i>	$P_{пот}$	P_{CC}	Мощность, потребляемая ИС, работающей в заданном режиме, от соответствующего источника питания
<i>Средняя потребляемая мощность</i>	$P_{пот.ср}$	P_{CCAV}	Мощность, равная полусумме мощностей, потребляемых ИС от источников питания в двух различных состояниях
<i>Потребляемая мощность i-го источника питания</i>	$P_{потi}$	P_{CCi}	Мощность, потребляемая ИС в заданном режиме, от i-го источника питания
<i>Сопrotивление нагрузки</i>	R_H	R_L	Суммарное активное сопротивление внешних цепей, подключенных к выходу ИС
<i>Коэффициент разветвления по выходу</i>	$K_{раз}$	N	Число единичных нагрузок*, которое можно одновременно подключить к выходу ИС.
<i>Помехоустойчивость при низком уровне</i>	$U^0_{пом}$	M_L	Абсолютное значение разности между максимальным входным напряжением низкого уровня и максимальным выходным напряжением низкого уровня ИС

Продолжение табл. 1.2

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Помехоустойчивость при высоком уровне сигнала</i>	$U^1_{\text{пом}}$	M_H	Абсолютное значение разности между минимальным входным напряжением высокого уровня и минимальным выходным напряжением высокого уровня ИС

Примечание.

* Единичной нагрузкой считается один вход типового логического элемента данной серии.

Таблица 1.3 Динамические параметры ИС

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Время перехода при включении</i>	$t_{1,0}$	t_{THL}	Интервал времени, в течение которого напряжение на выходе ИС переходит от напряжения высокого уровня к напряжению низкого уровня, измеренный на уровнях 0,1 и 0,9 или на заданных значениях напряжения
<i>Время перехода при выключении</i>	$t_{0,1}$	t_{TLH}	Интервал времени, в течение которого напряжение на выходе ИС переходит от напряжения низкого уровня к напряжению высокого уровня, измеренный на уровнях 0,1 или 0,9 или на заданных значениях напряжения
<i>Время задержки распространения при включении</i>	$t_{1,0 \text{ з.р}}$	t_{PHL}	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения высокого уровня к напряжению низкого уровня, измеренный на уровне 0,5 или на заданных значениях напряжения
<i>Время задержки распространения при выключении</i>	$t_{0,1 \text{ з.р}}$	t_{PLH}	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения низкого уровня к напряжению высокого уровня, измеренный на уровне 0,5 или на заданных значениях напряжения

Продолжение табл. 1.3

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Время задержки включения</i>	$t_{зд}^{1,0}$	tDHL	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения высокого уровня к напряжению низкого уровня, измеренный на уровне 0,1 или на заданных значениях напряжения
<i>Время задержки выключения</i>	$t_{зд}^{0,1}$	tDLH	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения низкого уровня к напряжению высокого уровня, измеренный на уровне 0,9 или на заданных значениях напряжения
<i>Среднее время задержки распространения</i>	$t_{зд.р.ср}$	tPAV	Интервал времени, равный сумме времен задержки распространения сигнала при включении и выключении ИС
<i>Время задержки распространения при переходе из состояния высокого уровня в состояние «Выключено»</i>	$t_{зд.р}^{1,3}$	tPHZ	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения высокого уровня к напряжению в состоянии «Выключено»
<i>Время задержки распространения при переходе из состояния низкого уровня в состояние «Выключено»</i>	$t_{зд.р}^{0,3}$	tPLZ	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения низкого уровня к напряжению в состоянии «Выключено»
<i>Время задержки распространения при переходе из состояния «Выключено» в состояние высокого уровня</i>	$t_{зд.р}^{3,1}$	tPZH	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения в состоянии «Выключено» к напряжению высокого уровня

Продолжение табл. 1.3

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Время задержки распространения при переходе из состояния «Выключено» в состояние низкого уровня</i>	$t_{3,0 \text{ зд.р}}$	tpZL	Интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения в состоянии «Выключено» к напряжению низкого уровня.
<i>Время выбора ИС</i>	t_b	tCS	Интервал времени между подачей на вход сигнала выбора ИС и получением на выходе сигналов информации
<i>Время выборки</i>	t_b	tA	Интервал времени между подачей на вход ИС заданного сигнала и получением на выходе сигнала информации при условии, что все остальные необходимые сигналы поданы
<i>Время удержания</i>	t_y	tH	Интервал времени, в течение которого сигнал удерживается на заданном выводе входа после активного перехода на другом заданном выводе входа
<i>Время цикла записи информации</i>	$t_{3П}$	tCYW	Интервал времени, равный периоду сигнала на одном из входов, в течение которого ИС осуществляет запись информации
<i>Время цикла считывания информации</i>	$t_{сч}$	tCYR	Интервал времени, равный периоду сигнала на одном из входов, в течение которого ИС осуществляет считывание информации
<i>Время восстановления</i>	$t_{вос}$	tREC	Интервал времени между окончанием заданного сигнала на выводе ИС и началом заданного сигнала следующего цикла
<i>Время сохранения</i>	$t_{сх}$	tV	Интервал времени, в течение которого выходной сигнал является достоверным или в течение которого входной сигнал должен оставаться достоверным

Термин	Обозначение параметра		Определение
	отечественное	международное	
<i>Время установления входных сигналов</i>	$t_{уст}$	t_{SU}	Интервал времени между началом сигнала на заданном выводе входа и последующим активным переходом на другом заданном выводе входа
<i>Частота входного сигнала</i>	$f_{вх}$	f_I	Частота, на которой производят измерение параметров ИС или ее эксплуатацию
<i>Частота генерирования ИС</i>	f_G	f_g	—
<i>Частота следования импульсов тактовых сигналов</i>	f_T	f_c	—
<i>Период следования импульсов тактовых сигналов</i>	T_T	T_c	Интервал времени между началами или окончаниями следующих друг за другом импульсов тактовых сигналов ИС, измеренный на заданном уровне напряжений
<i>Входная емкость</i>	$C_{вх}$	C_I	Отношение емкостной реактивной составляющей входного тока ИС к произведению синусоидального входного напряжения, вызвавшего этот ток, и его круговой частоты
<i>Выходная емкость</i>	$C_{вых}$	C_O	Отношение емкостной реактивной составляющей выходного тока ИС к произведению синусоидального выходного напряжения, вызванного этим током, и его круговой частоты
<i>Емкость входа/выхода</i>	$C_{вх/вых}$	$C_{I/O}$	Значение емкости объединенного входа/выхода, равное отношению емкостной реактивной составляющей входного или выходного тока ИС к произведению круговой частоты на синусоидальное входное или выходное напряжение при заданном значении частоты сигнала
<i>Емкость нагрузки</i>	C_N	C_L	Суммарная емкость внешних цепей, подключенных к выходу ИС

Глава 2. ИС в узлах радиоэлектронной аппаратуры

2.1. КЛАССИФИКАЦИЯ ИС

Одним из признаков классификации ИС как физико-технологического и схемотехнического продукта является степень сложности. Для такого рода классификации ГОСТ 17021-88 [4] рекомендованы следующие термины и определения.

Степень интеграции ИС — показатель степени сложности, который вычисляют по формуле

$$K = \lg N,$$

где K — коэффициент, определяющий степень интеграции, значение которого округляют до ближайшего большего целого числа; N — число элементов ИС, под которым подразумевают часть ИС, реализующую функции какого-либо электрорадиоэлемента. Причем, эта часть выполнена нераздельно от кристалла или подложки и не может быть выделена как самостоятельное изделие с точки зрения требований к испытаниям, приемке, поставке и эксплуатации.

Интегральная микросхема K -й степени интеграции. Такой является ИС, содержащая от $10K-1$ до $10K$ элементов.

Малая интегральная микросхема (МИС) — ИС, содержащая до 100 элементов и (или) компонентов включительно.

Средняя интегральная микросхема (СИС) — ИС, содержащая свыше 100, но не более 1000 элементов и (или) компонентов для цифровых ИС и свыше 100, но не более 500 — для аналоговых ИС.

Большая интегральная микросхема (БИС) — ИС, содержащая свыше 1000 элементов и (или) компонентов для цифровых ИС и свыше 500 — для аналоговых ИС.

Сверхбольшая интегральная микросхема (СБИС) — ИС, содержащая свыше 100000 элементов и (или) компонентов для цифровых ИС с регулярной (однородной) структурой, свыше 50000 — для цифровых ИС с нерегулярной структурой и свыше 10000 — для аналоговых ИС.

Другим важным классификационным критерием является функциональное назначение ИС. При делении по функциональному признаку в цифровых ИС выделяют следующие устройства.

Логические элементы — это ИС, реализующие базовые логические функции НЕ, И, ИЛИ и их комбинации вида И-НЕ, И-ИЛИ-НЕ и др. Часть логических элементов, помимо логических операций, выполняют и функции усилителей мощности. Такие логические элементы с повышенной нагрузочной способностью как правило имеют открытый коллекторный выход и обладают худшим быстродействием.

Драйверы. Драйверами принято считать ИС с повышенной нагрузочной способностью, основным назначением которых является организация связи с периферийными устройствами. В частном случае связь осуществляют через внешнюю двунаправленную информационную шину, обслуживающую ряд передатчиков и приемников. В подобных схемах применяют драйверы с третьим (высокоимпедансным) состоянием выхода, которые называются шинными драйверами и на условных графических обозначениях выделяются мнемоникой *BD*.

Шифраторы. Шифраторами называют комбинационные ИС, имеющие 2^n информационных входов и n информационных выходов. Назначение шифратора — преобразование входного унитарного кода в натуральный двоичный.

В цифровых устройствах находят применение, например, для обслуживания клавиатуры и так называемые шифраторы приоритетов, в которых при одновременном возбуждении нескольких входов выходной код соответствует возбужденному входу с наивысшим приоритетом.

Дешифраторы. Дешифраторы выполняют функции обратные шифраторам, т. е. преобразуют входной натуральный двоичный код в унитарный и соответственно содержат n информационных входов и 2^n информационных выходов. Дешифраторы с указанным числом входов и выходов называют полными.

К специальным типам дешифраторов относят преобразователи двоичного кода в семисегментный код для управления знакосинтезирующими индикаторами.

Демультимплексоры — это устройства, позволяющие направлять входной сигнал в один из m выходных каналов. Демультимплексоры, кроме одного информационного входа и m канальных выходов, содержат еще и $(\log_2 m)$ — разрядный адресный вход, по которому и выбирают номер канала.

Мультимплексоры в отличие от демультимплексоров направляют один из m входных сигналов в один выход. Следовательно, мультимплексоры содержат m канальных входов, один выход и $(\log_2 m)$ — разрядный адресный вход.

Арифметическими устройствами, входящими в семейство ТТЛ, ТТЛШ, являются сумматоры, служащие для сложения двоичных чисел в прямом коде и вычитания в дополнительном; умножители двоичных чисел; арифметико-логические устройства (АЛУ), выполняющие как арифметические, так и все базовые логические операции; схемы контроля четности, предназначенные для определения соответствия суммы единиц двоичного кода четному (нечетному) числу; преобразователи двоичных кодов; компараторы двоичных чисел, выявляющие знак их разницы.

Триггеры. Триггер является структурной и функциональной единицей ИС последовательного типа и служит для запоминания логических состояний. По способу управления различают более двух

десятков триггеров [5], наиболее распространенные из которых *RS*-, *JK*-, *D*-, *DL*- и *T*- триггеры. Входы *R* и *S* называют установочными, так как сигнал на каждом из них устанавливает триггер в однозначное состояние. Триггеры современных ИС как правило, сочетают в себе характерные особенности классических структур, превращаясь таким образом в универсальные комбинированные триггерные системы, например *JK*-триггер с установочными входами *R* и *S* (ТВ9), *D*-триггер с установочным входом *R* (ТМ8) и др.

Если изменение состояния триггера совершается в момент действия синхронизирующих импульсов, то триггер является синхронным в отличие от асинхронного, состояния которого зависят только от информации на логических входах.

Регистры. Регистром называется триггерная линейка, служащая для записи, хранения, сдвига и вывода информации. Ввод и вывод информации в регистр, в зависимости от его типа может производиться как в параллельном коде, так и в последовательном. Регистры с последовательным вводом информации являются сдвигowymi регистрами, так как запись сопровождается побитным сдвигом уже введенной информации. Регистры, сдвигающие данные в двух направлениях (от младшего разряда к старшему — вправо и наоборот) называют реверсивными регистрами и на условном графическом обозначении выделяются двунаправленной стрелкой « \longleftrightarrow ».

Регистры, предназначенные для выдачи информации на внешнюю шину данных, содержат на выходе каскады с высокоимпедансным состоянием (ИР15, ИР16 и др.)

Счетчики числа импульсов по принципу действия делят на асинхронные (счетчики пульсаций) и синхронные. В асинхронных счетчиках смена состояний разрядных выходов происходит по мере распространения входного воздействия от разряда к разряду, что сопровождается возникновением кратковременных ложных состояний. В синхронных же счетчиках смена выходных состояний внутренних триггеров совершается одновременно, исключая тем самым влияние переходных процессов на состояния разрядных выходов.

Большинство счетчиков являются суммирующими, так как поступающие на счетный вход импульсы приводят к пропорциональному положительному приращению выходного кода. В то же время ряд счетчиков (ИЕ6, ИЕ7 и др.) могут вести счет и в обратном направлении, уменьшая содержимое. Счетчики, позволяющие как суммировать, так и вычитать, называются реверсивными и подобно реверсивным регистрам помечаются знаком « \longleftrightarrow ».

Параметром, определяющим информационную емкость счетчика, является коэффициент пересчета (модуль пересчета), равный числу внутренних состояний, значение которого проставляется на графическом обозначении после аббревиатуры *СТ*.

Запоминающие устройства предназначены для записи, хранения

и выдачи информации. В зависимости от способа записи они подразделяются на постоянные запоминающие устройства (ПЗУ) и оперативные запоминающие устройства (ОЗУ). В первых изменить содержимое в процессе функционирования аппарата невозможно, так как информация записывается в них либо в процессе производства, либо на специальных устройствах — программаторах. Рабочим режимом для ПЗУ является считывание информации. В ОЗУ же, напротив, запись информации совершается многократно в ходе работы электронного узла и процедура записи, равно как и хранение и считывание считается рабочей.

Информационной характеристикой ЗУ помимо емкости является еще и структура организации памяти, которая обозначается как $m \times n$, где m — число запоминаемых n - разрядных двоичных слов.

Релаксационные устройства в настоящем справочнике представлены одновибраторами и мультивибраторами.

Одновибратор — устройство, способное находиться в двух логических состояниях, одно из которых устойчивое. Переход из устойчивого состояния во временное происходит под действием внешнего запускающего импульса. Время пребывания одновибратора в неустойчивом состоянии — длительность выходного импульса — зависит только от значений постоянной RC , варьируя которыми одновибратор может быть использован как для расширения входного импульса, так и для его сужения (дискриминатор фронтов).

Мультивибраторы, вошедшие в семейство ТТЛ, ТТЛШ ГГ1 и ГГ2, представляют собой генераторы прямоугольных импульсов со скважностью 2 и управляются по частоте входным аналоговым напряжением.

2.2. СИСТЕМА ОБОЗНАЧЕНИЙ ИС

Условные обозначения ИС, выпускаемых отечественной промышленностью, устанавливаются ОСТ 11 073.915-80 [6], в соответствии с которым обозначение состоит из четырех основных цифробуквенных элементов (рис. 2.1).

Первый элемент — цифра обозначающая конструктивно-технологическую группу. Таких групп три: группа полупроводниковых ИС имеет обозначения 1, 5, 6, 7; группа гибридных ИС — 2, 4, 8 и прочие ИС (пленочные, керамические и др.) — 3.

Второй элемент является двух или трехзначным числом, обозначающим порядковый номер серии.

Третий элемент состоит из двух букв, определяющих функциональное назначение ИС. Первая из букв определяет принадлежность ИС к конкретной подгруппе, а вторая — к виду. Деление ИС на подгруппы и виды по функциональному назначению по ОСТ 11 073.915-80 приведено в табл. 2.1.




Рис. 2.1 Пример условного обозначения ИС

Четвертый элемент — это порядковый номер разработки ИС данного функционального типа.

Первый и второй элементы совместно обозначают серию ИС, перед которой могут быть проставлены буквы, характеризующие конструкцию корпуса: А — пластмассовый корпус типа 4, Е — металлополимерный корпус типа 2, И — стеклокерамический корпус типа 4, Л — металлокерамический матричный корпус типа 6, М — керамический или металлокерамический корпус типа 2, Р — пластмассовый корпус типа 2, С — стеклокерамический корпус типа 2. Для ИС, разрабатываемых после введения ГОСТ 17467-88 [7] перед обозначением серии, добавляют букву Н в случае керамического микрокорпуса и букву Ф, если микрокорпус пластмассовый. Буква, характеризующая корпус, перед номером серии не ставится, если ИС выполнена в металлостеклянном или металлокерамическом корпусах типа 4, в металлостеклянном корпусе типа 3 и в металлостеклянном или пластмассовом корпусах типа 1.

Таблица 2.1. Подгруппы и виды ИС

Подгруппа	Вид	Обозначение
А <i>Формирователи</i>	Формирователи:	
	импульсов прямоугольной формы	АГ
	импульсов специальной формы	АФ
	адресных токов	АА
	разрядных токов	АР
	прочие	АП
Б <i>Схемы задержки</i>	Схемы задержки:	
	пассивные	БМ
	активные	БР
	прочие	БП

Продолжение табл. 2.1

Подгруппа	Вид	Обозначение
<p style="text-align: center;">В <i>Схемы вычислительных средств</i></p>	микро ЭВМ микропроцессоры микропроцессорные секции схемы микропрограммного управления функциональные расширители схемы синхронизации схемы управления прерыванием схемы интерфейса схемы управления памятью функциональные преобразователи информации схемы сопряжения с магистралью время задающие схемы микрокалькуляторы контроллеры комбинированные схемы специализированные схемы прочие	ВЕ ВМ ВС ВУ ВР ВБ ВН ВВ ВТ ВФ ВА ВИ ВХ ВГ ВК ВЖ ВП
<p style="text-align: center;">Г <i>Генераторы</i></p>	Генераторы: гармонических сигналов прямоугольных сигналов линейно изменяющихся сигналов сигналов специальной формы шума прочие	ГС ГГ ГЛ ГФ ГМ ГП
<p style="text-align: center;">Д <i>Детекторы</i></p>	Детекторы: амплитудные импульсные частотные фазовые прочие	ДА ДИ ДС ДФ ДП
<p style="text-align: center;">Е <i>Схемы источников вторичного питания</i></p>	выпрямители преобразователи стабилизаторы напряжения непрерывные стабилизаторы напряжения импульсные стабилизаторы тока схемы управления импульсными стабилизаторами напряжения системы источников вторичного питания прочие	ЕВ ЕМ ЕН ЕК ЕТ ЕУ ЕС ЕП

Продолжение табл. 2.1

Подгруппа	Вид	Обозначение
<i>И</i> <i>Схемы цифровых устройств</i>	регистры сумматоры полусумматоры счетчики шифраторы дешифраторы комбинированные арифметико-логические устройства прочие	ИР ИМ ИЛ ИЕ ИВ ИД ИК ИА ИП
<i>К</i> <i>Коммутаторы и ключи</i>	Коммутаторы и ключи: тока напряжения прочие	КТ КН КП
<i>Л</i> <i>Логические элементы</i>	элемент И элемент НЕ элемент ИЛИ элемент И-НЕ элемент ИЛИ-НЕ элемент И-ИЛИ элемент И-НЕ/ИЛИ-НЕ элемент И-ИЛИ-НЕ элемент И-ИЛИ-НЕ/И-ИЛИ элемент ИЛИ-НЕ/ИЛИ расширители прочие	ЛИ ЛН ЛЛ ЛА ЛЕ ЛС ЛВ ЛР ЛК ЛМ ЛД ЛП
<i>М</i> <i>Модуляторы</i>	Модуляторы: амплитудные частотные фазовые импульсные прочие	МА МС МФ МИ МП
<i>Н</i> <i>Наборы элементов</i>	Наборы: диодов транзисторов резисторов конденсаторов комбинированные функциональные прочие	НД НТ НР НЕ НК НФ НП

Продолжение табл. 2.1

Подгруппа	Вид	Обозначение
<p style="text-align: center;">П <i>Преобразователи сигналов</i></p>	<p>Преобразователи: частоты длительности напряжения (тока) мощности уровня аналого-цифровые цифро-аналоговые код-код синтезаторы частоты делители частоты аналоговые делители частоты цифровые умножители частоты аналоговые прочие</p>	<p>ПС ПД ПН ПМ ПУ ПВ ПА ПР ПЛ ПК ПЦ ПЕ ПП</p>
<p style="text-align: center;">Р <i>Схемы запоминающих устройств</i></p>	<p>матрицы оперативных запоминающих устройств матрицы постоянных запоминающих устройств оперативные запоминающие устройства постоянные запоминающие устройства с возможностью однократного программирования постоянные запоминающие устройства (массовые) запоминающие устройства на ЦМД постоянные запоминающие устройства с возможностью многократного электрического перепрограммирования постоянные запоминающие устройства с ультрафиолетовым стиранием и электрической записью информации ассоциативные запоминающие устройства прочие</p>	<p>РМ РВ РУ РТ РЕ РЦ РР РФ РА РП</p>
<p style="text-align: center;">С <i>Схемы сравнения</i></p>	<p>Схемы сравнения: амплитудные временные частотные компараторы напряжения прочие</p>	<p>СК СВ СС СА СП</p>

Продолжение табл. 2.1

Подгруппа	Вид	Обозначение
Т <i>Триггеры</i>	Триггеры: типа JK типа RS типа D счетные типа Т динамические Шмитта комбинированные прочие	ТВ ТР ТМ ТГ ТД ТЛ ТК ТП
У <i>Усилители</i>	Усилители: высокой частоты промежуточной частоты низкой частоты широкополосные импульсных сигналов повторители считывания и воспроизведения индикации постоянного тока операционные дифференциальные прочие	УВ УР УН УК УИ УЕ УЛ УМ УТ УД УС УП
Ф <i>Фильтры</i>	Фильтры: верхних частот нижних частот полосовые режекторные прочие	ФВ ФН ФЕ ФР ФП
Х <i>Многофункциональные схемы и схемы повышенной функциональ- ной сложности</i>	Многофункциональные схемы: аналоговые цифровые комбинированные цифровые матрицы (в том числе программируемые матрицы) аналоговые матрицы комбинированные (аналоговые и цифровые матрицы) прочие	ХА ХЛ ХК ХМ ХН ХТ ХП
Ц <i>Фоточувствительные схемы с зарядовой связью</i>	Фоточувствительные схемы: матричные линейные прочие	ЦМ ЦЛ ЦП

Деление корпусов ИС на типы устанавливает ГОСТ 17467-88, согласно которому различают шесть типов и восемнадцать подтипов (табл. 2.1). Корпуса с вертикальным двухрядным и горизонтальным однорядным расположением выводов имеют международную аббревиатуру *DIP* и *FP* соответственно.

Для ИС коммерческого применения условное обозначение начинается с буквы К, а в экспортном варианте (шаг выводов 1,27 мм или 2,54 мм) с букв ЭК. Например, КР1533ТМ2, ЭК555ИР9.

После условного номера разработки ИС по функциональному признаку может быть поставлена одна из букв от А до Я, кроме З, М, О, Т, Ш, П, Ч, Ы, Ъ. Указанный буквенный элемент дифференцирует ИС одного типа по электрическим параметрам. Например, ИС 514ИД4А, 514ИД4Б и 514ИД4В имеют одинаковое функциональное назначение, но отличаются максимально допустимым выходным током.

При обозначении бескорпусных ИС перед номером серии ставится буква Б, а после порядкового номера разработки по функциональному признаку или буквы, стоящей после него, через дефис указывается цифра, являющаяся порядковым номером модификации конструкции.

Таблица 2.2. Корпуса ИС

Тип	Подтип	Форма корпуса	Расположение выводов относительно плоскости основания
1	11	Прямоугольная	Перпендикулярное, в один ряд, в пределах проекции корпуса
	12		Перпендикулярное, в два ряда, в пределах проекции корпуса
	13		Перпендикулярное, в три и более рядов, в пределах проекции корпуса
	14		Перпендикулярное, по контуру прямоугольника, в пределах проекции корпуса
	15		Перпендикулярное, в один ряд или в отформованном виде, в два ряда в пределах проекции корпуса до формовки
2	21	Прямоугольная	Перпендикулярное, в два ряда, за пределами проекции корпуса
	22		Перпендикулярное, в четыре ряда в шахматном порядке, за пределами проекции корпуса

Продолжение табл. 2.2

Тип	Подтип	Форма корпуса	Расположение выводов относительно плоскости основания
3	31	Круглая	Перпендикулярное по одной окружности, в пределах проекции корпуса
	32	Овальная	
4	41	Прямоугольная	Параллельное, по двум противоположным сторонам, за пределами проекции корпуса
	42		Параллельное, по четырем сторонам, за пределами проекции корпуса
	43		Параллельное, отформованное по двум противоположным сторонам, за пределами проекции корпуса
	44		Параллельное, отформованное по четырем сторонам за пределами проекции корпуса
	45		Параллельное, отформованное под корпус по четырем сторонам, за пределами проекции корпуса
5	51	Прямоугольная	Перпендикулярное, для боковых выводных площадок по четырем сторонам
	52		Перпендикулярное, для боковых площадок по двум сторонам, в пределах проекции корпуса
6	61	Квадратная	Перпендикулярное, в четыре и более рядов, в пределах проекции корпуса
	62		Перпендикулярное, в два и более рядов со стороны крышки корпуса, в пределах проекции корпуса

2.3. СОПРЯЖЕНИЕ ИС РАЗЛИЧНЫХ СЕРИЙ

Совместная работа ИС различных серий семейства ТТЛ, ТТЛШ при условии непосредственных связей между ними требует решения задачи статического сопряжения. Суть сопряжения ИС в статике сводится к такому выбору нагрузки ИС-передатчика, при котором значе-

ния выходных токов $I_{\text{вых}}^0$, $I_{\text{вых}}^1$ и логических уровней $U_{\text{вых}}^0$, $U_{\text{вых}}^1$ нагружаемой ИС не выходят за пределы оговоренные в ТУ, а, следовательно, и сохраняются гарантированные характеристики.

Для определения числа единичных нагрузок в пределах одной серии, вычисляют отношения $I_{\text{вых. max}}^0 / I_{\text{вх}}^0$ и $I_{\text{вых. max}}^1 / I_{\text{вх}}^1$, где $I_{\text{вых. max}}^0$, $I_{\text{вых. max}}^1$ — максимально допустимые токи нагружаемой ИС; $I_{\text{вх}}^0$, $I_{\text{вх}}^1$ — токи базового вентиля данной серии.

Из полученных значений выбирают меньшее, которое и является коэффициентом разветвления по выходу $K_{\text{раз}}$, т.е. числом единичных нагрузок, которые можно одновременно подключить к данному выходу.

Если требуется определить допустимое число единичных нагрузок ИС других серий, то поступают аналогичным образом за тем исключением, что вместо $I_{\text{вх}}^0$ и $I_{\text{вх}}^1$ подставляют значения входных токов базового вентиля соответствующей серии. По вычислениям подобного рода для различных серий составлена табл. 2.3, в которой использованы значения токов приведенные в табл. 2.4.

Таблица 2.3

ИС-передатчик	Число единичных нагрузок			
	155	531	555	1533
155	10	8	20	20
531	12	10	50	50
555	5	4	20	20
1533	2	2	10	20

Таблица 2.4

Серия	$I_{\text{вх, МА}}^0$	$I_{\text{вх, МА}}^1$	$I_{\text{вых, МА}}^0$	$I_{\text{вых, МА}}^1$
155	-1,6	0,04	16	-0,4
531	-2	0,05	20	-1
555	-0,36	0,02	8	-0,4
1533	-0,2	0,02	4	-0,4

Отметим, что токи $I_{\text{вых}}^0$ и $I_{\text{вых}}^1$ в таблице имеют те значения, при которых ТУ гарантируются значения логических уровней $U_{\text{вых}}^0$, $U_{\text{вых}}^1$. Превышение выходных токов допустимых значений приводит к изменению $U_{\text{вых}}^0$, $U_{\text{вых}}^1$, причем т.о., что в целом снижается помехоустойчивость ИС. Убедиться в этом несложно, обратившись для примера к схеме на рис.1.1. Так, повышение $I_{\text{вых}}^0$ при напряжении логического «0» на выходе приводит к увеличению втекающего в ИС тока, а, следовательно, и к повышению потенциала коллектора VT5 за счет роста тока коллектора. Таким образом уровень $U_{\text{вых}}^0$ повышается, снижая допустимый уровень помехи при логическом «0». В случае

логической «1» на выходе, напротив, рост вытекающего тока $I_{\text{вых}}^1$ сопровождается снижением $U_{\text{вых}}^1$, так как с повышением тока эмиттера VT4 снижается потенциал на выходе ИС, ухудшая помехоустойчивость при логической «1». Например, при возрастании тока $I_{\text{вых}}^1$ от 3 до 40 мА выходное напряжение $U_{\text{вых}}^1$ ИС КР531ЛА16 снижается с 2,7 до 2 В.

В семейство ТТЛ, ТТЛШ входят и ИС, нагрузочная способность которых превышает указанную в табл.2.3. К ним относятся логические элементы как с открытым коллекторным, так и с активным двухтактным выходом, включая шинные драйверы. Допустимое число единичных нагрузок рассматриваемого семейства для ИС с мощными активными выходами показано в табл. 2.5.

ИС с открытым коллекторным выходом требуют подключения внешнего нагрузочного резистора замыкающего коллекторную цепь транзистора выходного каскада. Сопротивление внешнего резистора определяют с учетом значения суммарного тока нагрузок при условии сохранения на выходе ИС требуемых значений $U_{\text{вых}}^0$ и $I_{\text{вых}}^1$. В этом случае сопротивление R внешнего резистора должно удовлетворять двойному неравенству:

$$\frac{U_{\text{п}} - U_{\text{вых}}^0}{I_{\text{вых}}^0 - k I_{\text{вх}}^0} \leq R \leq \frac{U_{\text{п}} - U_{\text{вых}}^1}{I_{\text{ут.вых}} + k I_{\text{вх}}^1},$$

где $U_{\text{п}}$ — напряжение питания, приложенное к резистору;

$I_{\text{вх}}^0, I_{\text{вх}}^1$ — входные токи ИС-нагрузки;

$I_{\text{вых}}^0, I_{\text{ут.вых}}$ — выходные токи ИС-передатчика;

k — число единичных нагрузок (фактический коэффициент разветвления).

Таблица 2.5

ИС-передатчик	Число единичных нагрузок			
	155	531	555	1533
155ЛА6	30	24	60	60
555ЛА6	15	12	60	60
155ЛА12	30	24	60	60
531ЛА12	37	30	150	150
555ЛА12	15	12	60	60
531ЛА16	37	30	15	150

Если объединяют несколько выходов ИС с открытыми коллекторами, то сопротивление R единого внешнего резистора вычисляют также по приведенной формуле, подставляя вместо $I_{\text{ут.вых}}$ суммарный ток утечки объединяемых ИС.

Если ИС с высокоимпедансным состоянием выхода нагружается на внешнюю шину, к которой подключено еще и M передатчиков также с третьим состоянием и N приемников, то необходимо обеспечить следующие два условия:

$$I^0_{\text{вых.тах}} \geq \sum_{m=1}^{m=M} I^0_{\text{вых.выкл}m} + \sum_{n=1}^{n=N} I^0_{\text{вх } n}$$

и

$$I^1_{\text{вых.тах}} \geq \sum_{m=1}^{m=M} I^1_{\text{вых.выкл}m} + \sum_{n=1}^{n=N} I^1_{\text{вх } n},$$

где $I^0_{\text{вых.тах}}$, $I^1_{\text{вых.тах}}$ — максимально допустимые выходные токи ИС-передатчика;

$I^0_{\text{вых.выкл}m}$, $I^1_{\text{вых.выкл}m}$ — токи утечки m -й ИС-передатчика подключенной к шине и находящейся в третьем состоянии;

$I^0_{\text{вх } n}$, $I^1_{\text{вх } n}$ — входные токи n -й ИС-приемника.

При наличии на внешней шине уровня логической «1» токи $I^1_{\text{вых.выкл}}$ имеют положительный знак, так как втекают в ИС, находящиеся в третьем состоянии выхода. В случае же логического «0» на шине направление указанных токов меняется на противоположное.

РАЗДЕЛ II.

РЕПРЕЗЕНТАТИВНЫЕ СЕРИИ ТТЛ, ТТЛШ

Глава 3. Функциональный состав серий

3.1. СЕРИЯ 133 (SN54)

Тип схемотехнической реализации выполняемых функций: ТТЛ.

Типовые параметры:

время задержки распространения 10 нс;

удельная потребляемая мощность 10 мВт/лэ;

работа переключения 100 пДж;

коэффициент разветвления по выходу 10;

напряжение питания + 5 В.

Выпускается в металлокерамических (К133, КМ133, М133, 133) и стеклокерамических (И133) корпусах с горизонтальным и вертикальным расположением выводов типа *FP* и *DIP* (М133).

Отклонение напряжения питания от номинального значения:

для К133, КМ133 $\pm 5\%$;

для 133, И133, М133 $\pm 10\%$.

Диапазон рабочих температур:

для К133 -10 + +70 °С;

для КМ133 -45 + +70 °С;

для 133, И133, М133 -60 + +125 °С.

133АГ1	Одновибратор без перезапуска
133АГ3, И133АГ3	Два одновибратора с перезапуском
133ИВ1	Восьмеричный шифратор приоритетов
133ИД1, И133ИД1, К133ИД1, КМ133ИД1	Двоично-десятичный дешифратор для управления индикаторной лампой тлеющего разряда с холодным катодом
133ИД3, И133ИД3, К133ИД3	Дешифратор/демультиплексор (4×16)
133ИД4, И133ИД4	Два дешифратора/демультиплексора (2×4)
133ИД10, И133ИД10	Двоично-десятичный дешифратор с открытым коллекторным выходом
133ИД15	Двоично-десятичный дешифратор с откры-

	тым эмиттерным выходом для управления светодиодной шкалой с одной перемещающейся точкой
133ИД16	Двоично-десятичный дешифратор с открытым эмиттерным выходом для управления светодиодной шкалой с одной перемещающейся точкой
133ИЕ2, К133ИЕ2	Четырехразрядный асинхронный счетчик
133ИЕ4, К133ИЕ4	Четырехразрядный асинхронный счетчик
133ИЕ5, К133ИЕ5	Четырехразрядный асинхронный счетчик
133ИЕ6, К133ИЕ6	Двоично-десятичный синхронный реверсивный счетчик
133ИЕ7, К133ИЕ7	Четырехразрядный синхронный реверсивный счетчик
133ИЕ8, К133ИЕ8	Управляемый делитель частоты
133ИЕ14	Четырехразрядный асинхронный счетчик
133ИМ1, К133ИМ1	Полный одноразрядный сумматор с развитой входной логикой
133ИМ2, К133ИМ2	Полный двухразрядный сумматор
133ИМ3, К133ИМ3	Полный четырехразрядный сумматор с параллельным переносом
133ИП2, И133ИП2	Восьмиразрядная схема контроля четности
133ИП3, И133ИП3	Четырехразрядное АЛУ
133ИП4, И133ИП4	Схема ускоренного переноса для АЛУ
133ИР1, К133ИР1	Четырехразрядный регистр сдвига с параллельным и последовательным входами
133ИР13, И133ИР13	Восьмиразрядный универсальный реверсивный регистр сдвига
133ИР17	Двенадцатиразрядный регистр последовательного приближения
133КП1, И133КП1	Шестнадцатиканальный инвертирующий стробируемый мультиплексор с адресным селектором
133КП2, И133КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором

133КП5, И133КП5, К133КП5, КМ133КП5	Восьмиканальный инвертирующий мульти- плексор с адресным селектором
133КП7, И133КП7, К133КП7, КМ133КП7	Восьмиканальный стробируемый мульти- плексор с адресным селектором
133ЛА1, И133ЛА1, К133ЛА1, КМ133ЛА1	Два логических элемента 4И-НЕ
133ЛА2, И133ЛА2, К133ЛА2, КМ133ЛА2	Логический элемент 8И-НЕ
133ЛА3, И133ЛА3, К133ЛА3, КМ133ЛА3	Четыре логических элемента 2И-НЕ
133ЛА4, И133ЛА4, К133ЛА4, КМ133ЛА4	Три логических элемента 3И-НЕ
133ЛА6, И133ЛА6, К133ЛА6, КМ133ЛА6	Два логических элемента 4И-НЕ с повышен- ной нагрузочной способностью
133ЛА7, И133ЛА7, К133ЛА7, КМ133ЛА7, М133ЛА7	Два логических элемента 4И-НЕ с открытым коллекторным выходом
133ЛА8, И133ЛА8, К133ЛА8, КМ133ЛА8	Четыре логических элемента 2И-НЕ с от- крытым коллекторным выходом
133ЛА10	Три логических элемента 3И-НЕ с открытым коллекторным выходом
133ЛА11, И133ЛА11	Четыре логических элемента 2И-НЕ с высоко- вольтным открытым коллекторным выходом
133ЛА12	Четыре логических элемента 2И-НЕ с повы- шенной нагрузочной способностью
133ЛА15	Четыре логических элемента 2И-НЕ
133ЛД1, И133ЛД1, К133ЛД1, КМ133ЛД1	Два четырехходовых расширителя по ИЛИ
133ЛД3	Восьмивходовый расширитель по ИЛИ
133ЛЕ1, К133ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
133ЛЕ3	Два логических элемента 4ИЛИ-НЕ со стро- бированием
133ЛЕ5	Четыре логических элемента 2ИЛИ-НЕ с по- вышенной нагрузочной способностью

133ЛЕ6	Четыре логических элемента 2ИЛИ-НЕ с повышенной нагрузочной способностью
133ЛИ1, К133ЛИ1	Четыре логических элемента 2И
133ЛИ2, К133ЛИ2	Четыре логических элемента 2И с открытым коллекторным выходом
133ЛИ5	Два логических элемента 2И с открытым коллекторным выходом и повышенной нагрузочной способностью
133ЛЛ1, К133ЛЛ1	Четыре логических элемента 2ИЛИ
133ЛН1, К133ЛН1	Шесть логических элементов НЕ
133ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
133ЛН3	Шесть логических элементов НЕ с высоковольтным открытым коллекторным выходом и повышенной нагрузочной способностью
133ЛН5	Шесть логических элементов НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью
133ЛП5, И133ЛП5, К133ЛП5, КМ133ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
133ЛП7	Два периферийных драйвера с элементом 2И-НЕ на входе
133ЛП8	Четырехразрядный шинный драйвер
133ЛП9	Шесть драйверов с высоковольтными открытыми коллекторными выходами
133ЛР1, И133ЛР1, К133ЛР1, КМ133ЛР1	Два логических элемента 2-2И-2ИЛИ-НЕ с возможностью расширения по ИЛИ
133ЛР3, И133ЛР3, К133ЛР3, КМ133ЛР3	Логический элемент 2-2-2-3И-4ИЛИ-НЕ с возможностью расширения по ИЛИ
133ЛР4, И133ЛР4, К133ЛР4, КМ133ЛР4	Логический элемент 4-4И-2ИЛИ-НЕ с возможностью расширения по ИЛИ
133ПП4	Преобразователь двоично-десятичного кода в семисегментный
133РУ1, К133РУ1	ОЗУ емкостью 16 бит (16×1)
133РУ5	ОЗУ емкостью 256 бит (256×1)
133РУ7	ОЗУ емкостью 1024 бит (1024×1)

133РПЗ	Регистровый файл с третьим состоянием выхода
133ТВ1, И133ТВ1, К133ТВ1, КМ133ТВ1	JK-триггер с логическими элементами 3И на входах
133ТВ15, И133ТВ15, М133ТВ15	Два JK-триггера
133ТЛ1	Два триггера Шмитта с логическими элементами 4И-НЕ на входах
М133ТЛ2	Шесть триггеров Шмитта
133ТЛ3, К133ТЛ3	Четыре триггера Шмитта с логическими элементами 2И-НЕ на входах
133ТМ2, И133ТМ2, К133ТМ2, КМ133ТМ2, М133ТМ2	Два D-триггера с установочными входами
133ТМ5, К133ТМ5	Четыре D-триггера
133ТМ7	Четыре D-триггера

3.2. СЕРИЯ 155 (SN74)

Тип схемотехнической реализации выполняемых функций: ТТЛ.

Типовые параметры:

время задержки распространения 10 нс;
удельная потребляемая мощность 10 мВт/лэ;
работа переключения 100 пДж;
коэффициент разветвления по выходу 10;
напряжение питания + 5 В.

Выпускается в пластмассовых (155, К155), металлокерамических (КМ155) и стеклокерамических (С155) корпусах с вертикальным расположением выводов типа *DIP*.

Отклонение напряжения питания от номинального значения: $\pm 5\%$.

Диапазон рабочих температур:

для 155, К155 -10 + +70 °С;
для КМ155, С155 -45 + +85 °С.

Предельно допустимые значения параметров и режимов эксплуатации ИС К155, КМ155 в диапазоне рабочих температур:

кратковременное, в течение 5 мс, напряжение питания	7 В;
максимальное постоянное напряжение питания	5,25 В;
минимальное постоянное напряжение питания	4,75 В;

максимальное напряжение между входами	5,5 В;
минимальное отрицательное напряжение на входе	-0,4 В;
максимальное напряжение логического «0» на входе	0,8 В;
минимальное напряжение логической «1» на входе	2,0 В;
максимальное напряжение на запертом выходе	5,25 В;
максимальный выходной ток логического «0»	16 мА*;
максимальный выходной ток логической «1»	1-0,4 мА1* ;
максимальная емкость нагрузки	15 пФ.

155АГ1, К155АГ1	Одновибратор без перезапуска
155АГ3, К155АГ3, КМ155АГ3, С155АГ3	Два одновибратора с перезапуском
155ИВ1, К155ИВ1	Восьмеричный шифратор приоритетов
155ИД1, К155ИД1, КМ155ИД1	Двоично-десятичный дешифратор для управления индикаторной лампой тлеющего разряда с холодным катодом
155ИД3, К155ИД3, С155ИД3	Дешифратор/демультиплексор (4×16)
155ИД4, К155ИД4, КМ155ИД4, С155ИД4	Два дешифратора/демультиплексора (2×4)
КМ155ИД8	Дешифратор для управления неполной светодиодной матрицей 7×5
КМ155ИД9	Дешифратор для управления неполной светодиодной матрицей 7×4
155ИД10, К155ИД10	Двоично-десятичный дешифратор с открытым коллекторным выходом
К155ИД11, КМ155ИД11	Дешифратор 3×8 с открытым эмиттерным выходом для управления светодиодной шкалой с заполнением
К155ИД12, КМ155ИД12	Дешифратор 3×8 с открытым эмиттерным выходом для управления светодиодной шкалой с одной перемещающейся точкой
К155ИД13, КМ155ИД13	Дешифратор 3×8 с открытым эмиттерным выходом для управления светодиодной шкалой с двумя перемещающимися точками
К155ИД15	Двоично-десятичный дешифратор с открытым эмиттерным выходом для управления светодиодной шкалой с одной перемещающейся точкой

* Для случаев, если это особо не оговорено.

K155IE1	Делитель частоты на 10
155IE2, K155IE2, KM155IE2	Четырехразрядный асинхронный счетчик
155IE4, K155IE4, KM155IE4	Четырехразрядный асинхронный счетчик
155IE5, K155IE5, KM155IE5	Четырехразрядный асинхронный счетчик
155IE6, K155IE6, KM155IE6	Двоично-десятичный синхронный реверсивный счетчик
155IE7, K155IE7, KM155IE7	Четырехразрядный синхронный реверсивный счетчик
155IE8, K155IE8, KM155IE8	Управляемый делитель частоты
155IE9, K155IE9, C155IE9	Двоично-десятичный синхронный счетчик
K155IE14	Четырехразрядный асинхронный счетчик
155IM1, K155IM1, KM155IM1	Полный одноразрядный сумматор с развитой входной логикой
155IM2, K155IM2, KM155IM2	Полный двухразрядный сумматор
155IM3, K155IM3, KM155IM3	Полный четырехразрядный сумматор с параллельным переносом
155IP2, K155IP2, KM155IP2, C155IP2	Восьмиразрядная схема контроля четности
155IP3, K155IP3, C155IP3	Четырехразрядное АЛУ
155IP4, K155IP4, KM155IP4	Схема ускоренного переноса для АЛУ
155IP1, K155IP1, KM155IP1	Четырехразрядный регистр сдвига с параллельным и последовательным входами
155IP13, K155IP13, C155IP13	Восьмиразрядный универсальный реверсивный регистр сдвига
155IP15, K155IP15, KM155IP15	Четырехразрядный регистр с параллельным входом и третьим состоянием выхода
155IP17	Двенадцатиразрядный регистр последовательного приближения

155ИР32, К155ИР32	Регистровый файл (4×4) с открытым коллекторным выходом
155КП1, К155КП1, С155КП1	Шестнадцатиканальный инвертирующий стробируемый мультиплексор с адресным селектором
155КП2, К155КП2, КМ155КП2, С155КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором
155КП5, К155КП5, КМ155КП5, С155КП5	Восьмиканальный инвертирующий мультиплексор с адресным селектором
155КП7, К155КП7, КМ155КП7, С155КП7	Восьмиканальный стробируемый мультиплексор с адресным селектором
155ЛА1, К155ЛА1, КМ155ЛА1, С155ЛА1	Два логических элемента 4И-НЕ
155ЛА2, К155ЛА2, КМ155ЛА2, С155ЛА2	Логический элемент 8И-НЕ
155ЛА3, К155ЛА3, КМ155ЛА3, С155ЛА3	Четыре логических элемента 2И-НЕ
155ЛА4, К155ЛА4, КМ155ЛА4, С155ЛА4	Три логических элемента 3И-НЕ
155ЛА6, К155ЛА6, КМ155ЛА6, С155ЛА6	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью
155ЛА7, К155ЛА7, КМ155ЛА7, С155ЛА7	Два логических элемента 4И-НЕ с открытым коллекторным выходом
155ЛА8, К155ЛА8, КМ155ЛА8, С155ЛА8	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
155ЛА10, К155ЛА10, КМ155ЛА10	Три логических элемента 3И-НЕ с открытым коллекторным выходом
155ЛА11, К155ЛА11, КМ155ЛА11	Четыре логических элемента 2И-НЕ с высоковольтным открытым коллекторным выходом
155ЛА12, К155ЛА12, КМ155ЛА12	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
155ЛА13, К155ЛА13, КМ155ЛА13	Четыре логических элемента 2И-НЕ с высоковольтным открытым коллекторным выходом и повышенной нагрузочной способностью

K155ЛА18	Два логических элемента 2И-НЕ с высоковольтным открытым коллекторным выходом и повышенной нагрузочной способностью
155ЛД1, K155ЛД1, KM155ЛД1, C155ЛД1	Два четырехвыходовых расширителя по ИЛИ
K155ЛД3, KM155ЛД3	Восьмивыходовый расширитель по ИЛИ
155ЛЕ1, K155ЛЕ1, KM155ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
155ЛЕ2, K155ЛЕ2	Два логических элемента 4ИЛИ-НЕ со стробированием и возможностью расширения по ИЛИ
155ЛЕ3, K155ЛЕ3, KM155ЛЕ3	Два логических элемента 4ИЛИ-НЕ со стробированием
K155ЛЕ4	Три логических элемента 3ИЛИ-НЕ
155ЛЕ5, K155ЛЕ5	Четыре логических элемента 2ИЛИ-НЕ с повышенной нагрузочной способностью
155ЛЕ6, K155ЛЕ6	Четыре логических элемента 2ИЛИ-НЕ с повышенной нагрузочной способностью
155ЛИ1, K155ЛИ1, KM155ЛИ1	Четыре логических элемента 2И
K155ЛИ5	Два логических элемента 2И с открытым коллекторным выходом и повышенной нагрузочной способностью
155ЛЛ1, K155ЛЛ1	Четыре логических элемента 2ИЛИ
K155ЛЛ2	Два логических элемента 2ИЛИ с открытым коллекторным выходом и повышенной нагрузочной способностью
155ЛН1, K155ЛН1, KM155ЛН1	Шесть логических элементов НЕ
155ЛН2, K155ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
155ЛН3, K155ЛН3	Шесть логических элементов НЕ с высоковольтным открытым коллекторным выходом и повышенной нагрузочной способностью
K155ЛН5	Шесть логических элементов НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью

155ЛН6, К155ЛН6	Шестиразрядный инвертирующий шинный драйвер
К155ЛП4, КМ155ЛП4	Шесть драйверов с высоковольтными открытыми коллекторными выходами
155ЛП5, К155ЛП5, С155ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
К155ЛП7	Два периферийных драйвера с элементом 2И-НЕ на входе
155ЛП8, К155ЛП8, КМ155ЛП8	Четырехразрядный шинный драйвер
155ЛП9, К155ЛП9, КМ155ЛП9	Шесть драйверов с высоковольтными открытыми коллекторными выходами
155ЛП10, К155ЛП10	Шестиразрядный шинный драйвер
155ЛП11, К155ЛП11	Двухразрядный и четырехразрядный шинные драйверы
155ЛР1, К155ЛР1, КМ155ЛР1, С155ЛР1	Два логических элемента 2-2И-2ИЛИ-НЕ с возможностью расширения по ИЛИ
155ЛР3, К155ЛР3, КМ155ЛР3, С155ЛР3	Логический элемент 2-2-2-3И-4ИЛИ-НЕ с возможностью расширения по ИЛИ
155ЛР4, К155ЛР4, КМ155ЛР4, С155ЛР4	Логический элемент 4-4И-2ИЛИ-НЕ с возможностью расширения по ИЛИ
155ПР6, К155ПР6, КМ155ПР6	Преобразователь двоично-десятичного кода в двоичный
155ПР7, К155ПР7, КМ155ПР7	Преобразователь двоичного кода в двоично-десятичный
К155РЕ3	ППЗУ емкостью 256 бит (32×8)
К155РЕ21	Преобразователь двоичного кода в код знаков русского алфавита
К155РЕ22	Преобразователь двоичного кода в код знаков латинского алфавита
К155РЕ23	Преобразователь двоичного кода в код арифметических знаков и цифр
К155РЕ24	Преобразователь двоичного кода в дополнительный код знаков

K155ППЗ	Регистровый файл с третьим состоянием выхода
155РУ1, K155РУ1, KM155РУ1	ОЗУ емкостью 16 бит (16×1)
155РУ2, K155РУ2, KM155РУ2	ОЗУ емкостью 64 бит (16×4)
K155РУ5	ОЗУ емкостью 256 бит (256×1)
K155РУ7	ОЗУ емкостью 1024 бит (1024×1)
155ТВ1, K155ТВ1, KM155ТВ1, С155ТВ1	JK-триггер с логическими элементами 3И на входах
K155ТВ15	Два JK-триггера
155ТЛ1, K155ТЛ1	Два триггера Шмитта с логическими элементами 4И-НЕ на входах
155ТЛ2, K155ТЛ2	Шесть триггеров Шмитта
155ТЛ3, K155ТЛ3	Четыре триггера Шмитта с логическими элементами 2И-НЕ на входах
155ТМ2, K155ТМ2, KM155ТМ2, С155ТМ2	Два D-триггера с установочными входами
155ТМ5, K155ТМ5, KM155ТМ5	Четыре D-триггера
155ТМ7, K155ТМ7, KM155ТМ7	Четыре D-триггера
155ТМ8, K155ТМ8, KM155ТМ8, С155ТМ8	Четыре D-триггера с общей синхронизацией
K155ХЛ1	Многофункциональная приемопередающая схема с открытыми коллекторными выходами

3.3. СЕРИЯ 530 (SN54S)

Тип схемотехнической реализации выполняемых функций: ТТЛШ.

Типовые параметры:

- время задержки распространения 3 нс;
- удельная потребляемая мощность 19 мВт/лэ;
- работа переключения 57 пДж;
- коэффициент разветвления по выходу 10;
- напряжение питания + 5 В.

Выпускается в металлокерамических корпусах с горизонтальным

(530, К530) и вертикальным (М530) расположением выводов типа *FP* и *DIP*.

Отклонение напряжения питания от номинального значения:

для К530 $\pm 5\%$;

для 530, М530 $\pm 10\%$.

Диапазон рабочих температур:

для К530 $-10 + +70^\circ\text{C}$;

для К530, М530 $-60 + +125^\circ\text{C}$.

530 АП2	Четырехразрядный двунаправленный драйвер с открытыми коллекторными выходами
530АП3	Два четырехразрядных инвертирующих шинных драйвера
530АП4	Два четырехразрядных шинных драйвера
530ГГ1, К530ГГ1	Два управляемых мультивибратора
530ИД7, К530ИД7	Дешифратор/демультиплексор (3×8)
530ИД14	Два дешифратора/демультиплексора (2×4)
К530ИЕ14, М530ИЕ14	Четырехразрядный асинхронный счетчик
530ИЕ15, К530ИЕ15	Четырехразрядный асинхронный счетчик
530ИЕ16	Двоично-десятичный синхронный реверсивный счетчик
530ИЕ17	Четырехразрядный синхронный реверсивный счетчик
М530ИК1	Двоичный множитель
530ИП3, К530ИП3	Четырехразрядное АЛУ
530ИП4, К530ИП4	Схема ускоренного переноса для АЛУ
530ИП5, К530ИП5	Восьмиразрядная схема контроля четности
530ИР11, К530ИР11	Четырехразрядный универсальный реверсивный регистр сдвига
530ИР12, К530ИР12	Четырехразрядный регистр сдвига с параллельным входом
М530ИР18	Шестиразрядный регистр с параллельным входом
530ИР19, М530ИР19	Четырехразрядный регистр с параллельным входом

530ИР20, М530ИР20	Двухканальный четырехразрядный регистр с параллельным входом
530ИР21	Четырехразрядное сдвигающее комбинационное устройство
530ИР22, К530ИР22	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
530ИР23, К530ИР23	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
530ИР24	Восьмиразрядный универсальный реверсивный регистр сдвига
530КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором
530КП7, К530КП7	Восьмиканальный стробируемый мультиплексор с адресным селектором
530КП11, К530КП11, М530КП11	Двухканальный четырехразрядный мультиплексор с третьим состоянием выхода
530КП14	Двухканальный четырехразрядный инвертирующий мультиплексор с третьим состоянием выхода
530КП15, К530КП15	Восьмиканальный мультиплексор с третьим состоянием выхода и адресным селектором
530ЛА1, К530ЛА1	Два логических элемента 4И-НЕ
530ЛА2, К530ЛА2, М530ЛА2	Логический элемент 8И-НЕ
530ЛА3, М530ЛА3	Четыре логических элемента 2И-НЕ
530ЛА4, К530ЛА4, М530ЛА4	Три логических элемента 3И-НЕ
К530ЛА9	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
530ЛА12, М530ЛА12	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
530ЛА13, К530ЛА13	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью
530ЛА16, К530ЛА16	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью

530ЛА17	Два логических элемента 4И-НЕ с третьим состоянием выхода
530ЛЕ1, К530ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
530ЛИ1, М530ЛИ1	Четыре логических элемента 2И
530ЛИЗ, К530ЛИЗ, М530ЛИЗ	Три логических элемента 3И
530ЛЛ1, К530ЛЛ1	Четыре логических элемента 2ИЛИ
530ЛН1, К530ЛН1, М530ЛН1	Шесть логических элементов НЕ
530ЛН2, К530ЛН2, М530ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
530ЛП5, К530ЛП5, М530ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
530ЛР9, М530ЛР9	Логический элемент 4-2-3-2И-4ИЛИ-НЕ
530ЛР10	Логический элемент 4-2-3-2И-4ИЛИ-НЕ с открытым коллекторным выходом
530ЛР11, К530ЛР11	Два логических элемента 2-2И-2ИЛИ-НЕ
530РУ2	ОЗУ емкостью 64 бита (16×4)
530СП1, К530СП1	Четырехразрядный компаратор двоичных кодов
530ТВ9, М530ТВ9	Два JK-триггера
530ТВ10	Два JK-триггера
530ТВ11, К530ТВ11	Два JK-триггера
530ТЛ3, К530ТЛ3	Четыре триггера Шмитта с логическими элементами 2И-НЕ на входах
530ТМ2, К530ТМ2, М530ТМ2	Два D-триггера с установочными входами
530ТМ8, К530ТМ8	Четыре D-триггера с общей синхронизацией
530ТМ9, К530ТМ9	Шесть D-триггеров с общей синхронизацией

3.4. СЕРИЯ 531 (SN74S)

Тип схемотехнической реализации выполняемых функций: ТТЛШ.

Типовые параметры:

время задержки распространения 3 нс;

удельная потребляемая мощность 19 мВт/лэ;
 работа переключения 57 пДж;
 коэффициент разветвления по выходу 10;
 напряжение питания + 5 В.

Выпускается в пластмассовых (КР531) и стеклокерамических (КС531) корпусах с вертикальным расположением выводов типа DIP.

Отклонение напряжения питания от номинального значения:
 $\pm 5\%$.

Диапазон рабочих температур: $-10 + + 70^{\circ}\text{C}$.

Предельно допустимые значения параметров и режимов эксплуатации ИС КР531, КС531 в диапазоне рабочих температур:

кратковременное, в течение 5 мс, напряжение питания	7 В;
максимальное постоянное напряжение питания	5,25 В;
минимальное постоянное напряжение питания	4,75 В;
максимальное напряжение между входами	5,5 В;
минимальное отрицательное напряжение на входе	-0,4 В;
максимальное напряжение логического «0» на входе	0,8 В;
минимальное напряжение логической «1» на входе	2,0 В;
максимальное напряжение на запертом выходе	5,25 В;
максимальный выходной ток логического «0»	20 мА*;
максимальный выходной ток логической «1»;	1-1 мА!* ;
максимальная емкость нагрузки	15 пФ.

КР531 АП2	Четырехразрядный двунаправленный драйвер с открытыми коллекторными выходами
КР531 АП3	Два четырехразрядных инвертирующих шинных драйвера
КР531 АП4	Два четырехразрядных шинных драйвера
КР531 ГГ1	Два управляемых мультивибратора
КР531 ИД7	Дешифратор/демультиплексор (3×8)
КР531 ИД14	Два дешифратора/демультиплексора (2×4)
КР531 ИЕ10	Четырехразрядный синхронный счетчик
КР531 ИЕ11	Двоично-десятичный синхронный счетчик
КР531 ИЕ14	Четырехразрядный асинхронный счетчик
КР531 ИЕ15	Четырехразрядный асинхронный счетчик
КР531 ИЕ16	Двоично-десятичный синхронный реверсивный счетчик

* Для случаев, если это особо не оговорено.

КР531ИЕ17	Четырехразрядный синхронный реверсивный счетчик
КР531ИЕ18	Четырехразрядный синхронный счетчик
КР531ИК1, КС531ИК1	Двоичный умножитель
КР531ИК2, КС531ИК2	Четырехразрядное АЛУ
КР531ИП3	Четырехразрядное АЛУ
КР531ИП4	Схема ускоренного переноса для АЛУ
КР531ИП5	Восьмиразрядная схема контроля четности
КР531ИП10	Двенадцатиразрядная схема контроля четности
КР531ИР11	Четырехразрядный универсальный реверсивный регистр сдвига
КР531ИР12	Четырехразрядный регистр сдвига с параллельным входом
КР531ИР18, КС531ИР18	Шестиразрядный регистр с параллельным входом
КР531ИР19, КС531ИР19	Четырехразрядный регистр с параллельным входом
КР531ИР20, КС531ИР20	Двухканальный четырехразрядный регистр с параллельным входом
КР531ИР21, КС531ИР21	Четырехразрядное сдвигающее комбинационное устройство
КР531ИР22	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
КР531ИР23	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
КР531ИР24	Восьмиразрядный универсальный реверсивный регистр сдвига
КР531КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором
КР531КП7	Восьмиканальный стробируемый мультиплексор с адресным селектором
КР531КП11	Двухканальный четырехразрядный мультиплексор с третьим состоянием выхода

КР531КП12	Четырехканальный двухразрядный мультиплексор с адресным селектором и третьим состоянием выхода
КР531КП14	Двухканальный четырехразрядный инвертирующий мультиплексор с третьим состоянием выхода
КР531КП15	Восьмиканальный мультиплексор с третьим состоянием выхода и адресным селектором
КР531КП16	Двухканальный четырехразрядный стробируемый мультиплексор
КР531КП18	Двухканальный четырехразрядный инвертирующий стробируемый мультиплексор
КР531ЛА1	Два логических элемента 4И-НЕ
КР531ЛА2	Логический элемент 8И-НЕ
КР531ЛА3	Четыре логических элемента 2И-НЕ
КР531ЛА4	Три логических элемента 3И-НЕ
КР531ЛА7	Два логических элемента 4И-НЕ с открытым коллекторным выходом
КР531ЛА9	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
КР531ЛА12	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
КР531ЛА13	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью
КР531ЛА16	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью
КР531ЛА17	Два логических элемента 4И-НЕ с третьим состоянием выхода
КР531ЛА19	Логический элемент 12И-НЕ с третьим состоянием выхода
КР531ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
КР531ЛЕ7	Два логических элемента 5ИЛИ-НЕ
КС531ЛИ1	Четыре логических элемента 2И
КР531ЛИ3	Три логических элемента 3И

КР531ЛЛ1	Четыре логических элемента 2ИЛИ
КР531ЛН1	Шесть логических элементов НЕ
КР531ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
КР531ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
КР531ЛР9	Логический элемент 4-2-3-2И-4ИЛИ-НЕ
КР531ЛР10	Логический элемент 4-2-3-2И-4ИЛИ-НЕ с открытым коллекторным выходом
КР531ЛР11	Два логических элемента 2-2И-2ИЛИ-НЕ
КР531РУ8	ОЗУ емкостью 64 бит (16×4)
КР531РУ9	ОЗУ емкостью 64 бит (16×4)
КР531СП1	Четырехразрядный компаратор двоичных кодов
КР531ТВ9	Два JK-триггера
КР531ТВ10	Два JK-триггера
КР531ТВ11	Два JK-триггера
КР531ТЛ3	Четыре триггера Шмитта с логическими элементами 2И-НЕ на входах
КР531ТМ2	Два D-триггера с установочными входами
КР531ТМ8	Четыре D-триггера с общей синхронизацией
КР531ТМ9	Шесть D-триггеров с общей синхронизацией
КР531ХЛ1	Многофункциональная приемопередающая схема с третьим состоянием выхода

3.5. СЕРИЯ 533 (SN54LS)

Тип схемотехнической реализации выполняемых функций: ТТЛШ.

Типовые параметры:

время задержки распространения 9,5 нс;

удельная потребляемая мощность 2 мВт/лэ;

работа переключения 19 пДж;

коэффициент разветвления по выходу 20;

напряжение питания + 5 В.

Выпускается в металлокерамических (КМ533, К533, М533, 533) и стеклокерамических (И533) корпусах с вертикальным и

горизонтальным расположением выводов типов *DIP* (KM533, M533) и *FP* (K533, И533, 533)

Отклонение напряжения питания от номинального значения:

для K533, KM533 $\pm 5\%$;

для 533, И533, M533 $\pm 10\%$.

Диапазон рабочих температур:

для И533, KM533 $-45 + +70^\circ\text{C}$;

для 533, И533, M533 $-60 + +125^\circ\text{C}$.

533 АГЗ, K533АГЗ, M533АГЗ	Два одновибратора с перезапуском
533АГ4	Два одновибратора без перезапуска с триггером Шмитта на входе
533АПЗ	Два четырехразрядных инвертирующих шинных драйвера
533АП4	Два четырехразрядных шинных драйвера
533АП5, K533АП5	Два четырехразрядных шинных драйвера
533АП6	Восьмиразрядный шинный драйвер
533ВЖ1	Шестнадцатиразрядная схема контроля по коду Хэмминга
533ИВ1, M533ИВ1	Восьмеричный шифратор приоритетов
533ИВ2	Восьмеричный шифратор приоритетов с третьим состоянием выхода
533ИВ3	Двоично-десятичный шифратор приоритетов
533ИД3	Дешифратор/демультиплексор (4×16)
533ИД4, K533ИД4, M533ИД4	Два дешифратора/демультиплексора (2×4)
533ИД5	Два дешифратора/демультиплексора (2 × 4) с открытым коллекторным выходом
533ИД6	Двоично-десятичный дешифратор
533ИД7, И533ИД7, K533ИД7, KM533ИД7	Дешифратор/демультиплексор (3×8)
533ИД10, K533ИД10	Двоично-десятичный дешифратор с открытым коллекторным выходом
533ИД18	Дешифратор-преобразователь двоично-десятичного кода в семисегментный
533ИД19	Дешифратор/демультиплексор (4×16) с открытым коллекторным выходом

533ИЕ5	Четырехразрядный асинхронный счетчик
533ИЕ6, И533ИЕ6, К533ИЕ6, КМ533ИЕ6, М533ИЕ6	Двоично-десятичный синхронный реверсивный счетчик
533ИЕ7, И533ИЕ7, К533ИЕ7, КМ533ИЕ7, М533ИЕ7	Четырехразрядный синхронный реверсивный счетчик
533ИЕ9	Двоично-десятичный синхронный счетчик
533ИЕ10, М533ИЕ10	Четырехразрядный синхронный счетчик
533ИЕ13	Четырехразрядный синхронный реверсивный счетчик
533ИЕ14	Четырехразрядный асинхронный счетчик
533ИЕ15	Четырехразрядный асинхронный счетчик
533ИЕ17	Четырехразрядный синхронный реверсивный счетчик
533ИЕ19	Два четырехразрядных синхронных счетчика
533ИМ5	Два полных одноразрядных сумматора
533ИМ6	Полный четырехразрядный сумматор с параллельным переносом
533ИМ7	Четыре последовательных сумматора-вычитателя
533ИП3	Четырехразрядное АЛУ
533ИП4	Схема ускоренного переноса для АЛУ
533ИП5, К533ИП5, КМ533ИП5, М533ИП5	Восьмиразрядная схема контроля четности
533ИП6, М533ИП6	Четырехразрядный инвертирующий шинный драйвер
533ИП7, М533ИП7	Четырехразрядный шинный драйвер
533ИП8	Двоичный умножитель
533ИП9	Последовательно-параллельный двоичный умножитель
533ИП12	Четырехразрядный шинный драйвер
533ИП13	Четырехразрядный инвертирующий шинный драйвер

533ИР8	Восьмиразрядный регистр сдвига с параллельным выходом
533ИР9	Восьмиразрядный регистр сдвига с последовательным выходом
533ИР10	Восьмиразрядный регистр сдвига с последовательным выходом
533ИР11, М533ИР11	Четырехразрядный универсальный реверсивный регистр сдвига
533ИР15	Четырехразрядный регистр с параллельным входом и третьим состоянием выхода
533ИР16, И533ИР16, К533ИР16, КМ533ИР16, М533ИР16	Четырехразрядный регистр сдвига с параллельным и последовательным входами и третьим состоянием выхода
533ИР22	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
533ИР23, М533ИР23	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
533ИР25	Четырехразрядный регистр сдвига с параллельным и последовательным входами и третьим состоянием выхода
533ИР26, К533ИР26, КМ533ИР26	Регистровый файл (4×4) с третьим состоянием выхода
533ИР27	Восьмиразрядный регистр с параллельным входом
533ИР29	Восьмиразрядный регистр сдвига с последовательным входом и третьим состоянием выхода
533ИР32	Регистровый файл (4×4) с открытым коллекторным выходом
533ИР35	Восьмиразрядный регистр с параллельным входом
533КП2, И533КП2, К533КП2, КМ533КП2, М533КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором
533КП7, И533КП7, К533КП7, КМ533КП7, М533КП7	Восьмиканальный стробируемый мультиплексор с адресным селектором

533КП11, И533КП11, К533КП11, КМ533КП11, М533КП11	Двухканальный четырехразрядный мультиплексор с третьим состоянием выхода
533КП12, И533КП12, К533КП12, КМ533КП12, М533КП12	Четырехканальный двухразрядный мультиплексор с адресным селектором и третьим состоянием выхода
533КП13, И533КП13, К533КП13, КМ533КП13, М533КП13	Двухканальный четырехразрядный мультиплексор с запоминанием
533КП14, И533КП14, К533КП14, КМ533КП14, М533КП14	Двухканальный четырехразрядный инвертирующий мультиплексор с третьим состоянием выхода
533КП15, К533КП15	Восьмиканальный мультиплексор с адресным селектором и третьим состоянием выхода
533КП16, И533КП16, К533КП16, КМ533КП16, М533КП16	Двухканальный четырехразрядный стробируемый мультиплексор
533КП17	Четырехканальный двухразрядный инвертирующий мультиплексор с адресным селектором и третьим состоянием выхода
533ЛА1, К533ЛА1, М533ЛА1	Два логических элемента 4И-НЕ
533ЛА2, К533ЛА2, М533ЛА2	Логический элемент 8И-НЕ
533ЛА3	Четыре логических элемента 2И-НЕ
533ЛА4, М533ЛА4	Три логических элемента 3И-НЕ
533ЛА6	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью
533ЛА7	Два логических элемента 4И-НЕ с открытым коллекторным выходом
533ЛА9, К533ЛА9, М533ЛА9	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
533ЛА10, К533ЛА10	Три логических элемента 3И-НЕ с открытым коллекторным выходом

533ЛА12, К533ЛА12, М533ЛА12	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
533ЛА13	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью
533ЛЕ1, К533ЛЕ1, М533ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
533ЛЕ4, К533ЛЕ4, М533ЛЕ4	Три логических элемента 3ИЛИ-НЕ
533ЛИ1, К533ЛИ1, М533ЛИ1	Четыре логических элемента 2И
533ЛИ2, К533ЛИ2, М533ЛИ2	Четыре логических элемента 2И с открытым коллекторным выходом
533ЛИ3, К533ЛИ3, М533ЛИ3	Три логических элемента 3И
533ЛИ6, К533ЛИ6, М533ЛИ6	Два логических элемента 4И
533ЛЛ1, К533ЛЛ1, М533ЛЛ1	Четыре логических элемента 2ИЛИ
533ЛН1, К533ЛН1, М533ЛН1	Шесть логических элементов НЕ
533ЛН2, К533ЛН2, М533ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
533ЛП3	Три трехразрядных мажоритарных элемента
533ЛП5, К533ЛП5, М533ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
533ЛП8, К533ЛП8, М533ЛП8	Четырехразрядный шинный драйвер
533ЛР4, М533ЛР4	Логический элемент 4-4И-2ИЛИ-НЕ
533ЛР11, К533ЛР11, М533ЛР11	Логические элементы 2-2И-2ИЛИ-НЕ и 3-3И-2ИЛИ-НЕ
533ЛР13, К533ЛР13	Логический элемент 2-3-3-2И-4ИЛИ-НЕ
533СП1, И533СП1, К533СП1, М533СП1	Четырехразрядный компаратор двоичных кодов
533ТВ6, К533ТВ6	Два JK-триггера
533ТВ9, К533ТВ9	Два JK-триггера

533ТЛ2, К533ТЛ2, М533ТЛ2	Шесть триггеров Шмитта
533ТМ2, К533ТМ2, М533ТМ2	Два D-триггера с установочными входами
М533ТМ7	Четыре D-триггера
533ТМ8, К533ТМ8, М533ТМ8	Четыре D-триггера с общей синхронизацией
533ТМ9, К533ТМ9, КМ533ТМ9, М533ТМ9	Шесть D-триггеров с общей синхронизацией
533ТР2, К533ТР2	Четыре RS-триггера

3.6. СЕРИЯ 555 (SN74LS)

Тип схемотехнической реализации выполняемых функций:
ТТЛЦ.

Типовые параметры:

время задержки распространения 9,5 нс;
удельная потребляемая мощность 2 мВт/лэ;
работа переключения 19 пДж;
коэффициент разветвления по выходу 20;
напряжение питания + 5 В.

Выпускается в пластмассовых (555, К555) и металлокерамических (КМ555) корпусах с вертикальным расположением выводов типа DIP.

Отклонение напряжения питания от номинального значения:
 $\pm 5\%$.

Диапазон рабочих температур:

для 555, К555 $-10 + +70$ °С;
для КМ555 $-45 + +85$ °С.

Предельно допустимые значения параметров и режимов эксплуатации ИС К555, КМ555 в диапазоне рабочих температур:

кратковременное, в течение 5 мс, напряжение питания	7 В;
максимальное постоянное напряжение питания	5,25 В;
минимальное постоянное напряжение питания	4,75 В;
максимальное напряжение между входами	5,5 В;
минимальное отрицательное напряжение на входе	-0,4 В;
максимальное напряжение логического «0» на входе	0,8 В;
минимальное напряжение логической «1» на входе	2,0 В;
максимальный выходной ток логического «0»	8 мА*;
максимальный выходной ток логической «1»;	1-0,4 мА1*;
максимальная емкость нагрузки	15 пФ.

* Для случаев, если это особо не оговорено.

K555AG3, KM555AG3	Два одновибратора с перезапуском
K555AG4, KM555AG4	Два одновибратора без перезапуска с триггером Шмитта на входе
K555AG5	Два одновибратора с перезапуском
K555AP3	Два четырехразрядных инвертирующих шинных драйвера
K555AP4	Два четырехразрядных шинных драйвера
K555AP5	Два четырехразрядных шинных драйвера
K555AP6	Восьмиразрядный шинный драйвер
K555BJ1	Шестнадцатиразрядная схема контроля по коду Хэмминга
K555GT2	Два управляемых мультивибратора
K555IB1, KM555IB1	Восьмеричный шифратор приоритетов
K555IB3	Двоично-десятичный шифратор приоритетов
555ИД4, K555ИД4, KM555ИД4	Два дешифратора/демультимплексора (2×4)
K555ИД5	Два дешифратора/демультимплексора (2×4) с открытым коллекторным выходом
KM555ИД6	Двоично-десятичный дешифратор
555ИД7, K555ИД7	Дешифратор/демультимплексор (3×8)
K555ИД10, KM555ИД10	Двоично-десятичный дешифратор с открытым коллекторным выходом
K555ИД18, KM555ИД18	Дешифратор-преобразователь двоично-десятичного кода в семисегментный
K555IE2	Четырехразрядный асинхронный счетчик
K555IE5	Четырехразрядный асинхронный счетчик
555IE6, K555IE6	Двоично-десятичный синхронный реверсивный счетчик

555ИЕ7, К555ИЕ7	Четырехразрядный синхронный реверсивный счетчик
КМ555ИЕ9	Двоично-десятичный синхронный счетчик
К555ИЕ10, КМ555ИЕ10	Четырехразрядный синхронный счетчик
К555ИЕ13	Четырехразрядный синхронный реверсивный счетчик
К555ИЕ14	Четырехразрядный асинхронный счетчик
К555ИЕ15	Четырехразрядный асинхронный счетчик
К555ИЕ17, КМ555ИЕ17	Четырехразрядный синхронный реверсивный счетчик
К555ИЕ18	Четырехразрядный синхронный счетчик
К555ИЕ19, КМ555ИЕ19	Два четырехразрядных синхронных счетчика
К555ИЕ20, КМ555ИЕ20	Два четырехразрядных асинхронных счетчика
К555ИМ5	Два полных одноразрядных сумматора
К555ИМ6, КМ555ИМ6	Полный четырехразрядный сумматор с параллельным переносом
К555ИМ7	Четыре последовательных сумматора-вычитателя
К555ИП3	Четырехразрядное АЛУ
КМ555ИП4	Схема ускоренного переноса для АЛУ
555ИП5, К555ИП5	Восьмиразрядная схема контроля четности
К555ИП6, КМ555ИП6	Четырехразрядный инвертирующий шинный драйвер
К555ИП7, КМ555ИП7	Четырехразрядный шинный драйвер
К555ИП8	Двоичный умножитель
К555ИП9	Последовательно-параллельный умножитель
К555ИР8	Восьмиразрядный регистр сдвига с параллельным выходом
К555ИР9, КМ555ИР9	Восьмиразрядный регистр сдвига с последовательным выходом
К555ИР10, КМ555ИР10	Восьмиразрядный регистр сдвига с последовательным выходом

KM555IP11	Четырехразрядный универсальный реверсивный регистр сдвига
K555IP15, KM555IP15	Четырехразрядный регистр с параллельным входом и третьим состоянием выхода
555IP16, K555IP16	Четырехразрядный регистр сдвига с параллельным и последовательным входами и третьим состоянием выхода
K555IP22	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
KM555IP23	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
K555IP26, KM555IP26	Регистровый файл (4×4) с третьим состоянием выхода
K555IP27	Восьмиразрядный регистр с параллельным входом
K555IP32, KM555IP32	Регистровый файл (4×4) с открытым коллекторным выходом
K555IP35	Восьмиразрядный регистр с параллельным входом
555КП2, K555КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором
555КП7, K555КП7	Восьмиканальный стробируемый мультиплексор с адресным селектором
555КП11, K555КП11	Двухканальный четырехразрядный мультиплексор с третьим состоянием выхода
555КП12, K555КП12	Четырехканальный двухразрядный мультиплексор с адресным селектором и третьим состоянием выхода
555КП13, K555КП13	Двухканальный четырехразрядный мультиплексор с запоминанием
555КП14, K555КП14	Двухканальный четырехразрядный инвертирующий мультиплексор с третьим состоянием выхода
555КП15, K555КП15, KM555КП15	Восьмиканальный мультиплексор с адресным селектором и третьим состоянием выхода

K555КП16	Двухканальный четырехразрядный стробируемый мультиплексор
K555КП17, KM555КП17	Четырехканальный двухразрядный инвертирующий мультиплексор с адресным селектором и третьим состоянием выхода
K555КП18	Двухканальный четырехразрядный инвертирующий стробируемый мультиплексор
555ЛА1, K555ЛА1, KM555ЛА1	Два логических элемента 4И-НЕ
555ЛА2, K555ЛА2, KM555ЛА2	Логический элемент 8И-НЕ
555ЛА3, K555ЛА3, KM555ЛА3	Четыре логических элемента 2И-НЕ
555ЛА4, K555ЛА4, KM555ЛА4	Три логических элемента 3И-НЕ
K555ЛА6	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью
555ЛА7, K555ЛА7	Два логических элемента 4И-НЕ с открытым коллекторным выходом
555ЛА9, K555ЛА9, KM555ЛА9	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
K555ЛА10	Три логических элемента 3И-НЕ с открытым коллекторным выходом
K555ЛА11, KM555ЛА11	Четыре логических элемента 2И-НЕ с высоковольтным открытым коллекторным выходом
555ЛА12, K555ЛА12, KM555ЛА12	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
555ЛА13, K555ЛА13, KM555ЛА13	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью
555ЛЕ1, K555ЛЕ1, KM555ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
555ЛЕ4, K555ЛЕ4, KM555ЛЕ4	Три логических элемента 3ИЛИ-НЕ
555ЛИ1, K555ЛИ1, KM555ЛИ1	Четыре логических элемента 2И
K555ЛИ2	Четыре логических элемента 2И с открытым коллекторным выходом

555ЛИЗ, К555ЛИЗ, КМ555ЛИЗ	Три логических элемента 3И
555ЛИ4, К555ЛИ4, КМ555ЛИ4	Три логических элемента 3И с открытым коллекторным выходом
555ЛИ6, К555ЛИ6, КМ555ЛИ6	Два логических элемента 4И
555ЛЛ1, К555ЛЛ1, КМ555ЛЛ1	Четыре логических элемента 2ИЛИ
555ЛН1, К555ЛН1, КМ555ЛН1	Шесть логических элементов НЕ
555ЛН2, К555ЛН2, КМ555ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
555ЛП5, К555ЛП5, КМ555ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
555ЛП8, К555ЛП8	Четырехразрядный шинный драйвер
555ЛП12, К555ЛП12, КМ555ЛП12	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с открытым коллекторным выходом
555ЛР4, К555ЛР4	Логический элемент 4-4И-2ИЛИ-НЕ
555ЛР11, К555ЛР11, КМ555ЛР11	Логические элементы 2-2И-2ИЛИ-НЕ и 3-3И-2ИЛИ-НЕ
К555ЛР13, КМ555ЛР13	Логический элемент 2-3-3-2И-4ИЛИ-НЕ
К555ПЦ1	Управляемый делитель частоты
К555РЕ4	ПЗУ емкостью 16К (2К×8)
К555СП1	Четырехразрядный компаратор двоичных кодов
555ТВ6, К555ТВ6	Два JK-триггера
К555ТВ9	Два JK-триггера
555ТЛ2, КМ555ТЛ2	Шесть триггеров Шмитта
К555ТМ2, КМ555ТМ2	Два D-триггера с установочными входами
К555ТМ7, КМ555ТМ7	Четыре D-триггера
К555ТМ8, КМ555ТМ8	Четыре D-триггера с общей синхронизацией

K555TM9, KM555TM9	Шесть D-триггеров с общей синхронизацией
555TP2, K555TP2, KM555TP2	Четыре RS-триггера

3.7. СЕРИЯ 1533 (SN54ALS, SN74ALS)

Тип схемотехнической реализации выполняемых функций:
ТТЛШ.

Типовые параметры:

- время задержки распространения 4 нс;
- удельная потребляемая мощность 1 мВт/лэ;
- работа переключения 4 пДж;
- коэффициент разветвления по выходу 40;
- напряжение питания + 5 В.

Выпускается в пластмассовых (КР1533, КФ1533), металло-керамических (1533) и стеклокерамических (И1533) корпусах с горизонтальным и вертикальным расположением выводов типа *FP* (1533, И1533) и *DIP* (КР1533, КФ1533).

Отклонение напряжения питания от номинального значения:
 $\pm 10\%$.

Диапазон рабочих температур:

- для КР1533, КФ1533 $-10 + +70\text{ }^\circ\text{C}$;
- для 1533, И1533 $-60 + +125\text{ }^\circ\text{C}$.

Предельно допустимые значения параметров и режимов эксплуатации ИС КР1533, КФ1533 в диапазоне рабочих температур:

кратковременное, в течение 5 мс, напряжение питания	7 В;
максимальное постоянное напряжение питания	5,5 В;
минимальное постоянное напряжение питания	4,5 В;
максимальное напряжение между входами	5,5 В;
максимальное напряжение логического «0» на входе	0,8 В;
минимальное напряжение логической «1» на входе	2,0 В;
максимальный выходной ток логического «0»	4 мА*;
максимальный выходной ток логической «1»	1-0,4 мА1* ;
максимальная емкость нагрузки	50 пФ.

КР1533АГЗ, КФ1533АГЗ Два одновибратора с перезапуском

1533АПЗ, КР1533АПЗ, КФ1533АПЗ Два четырехразрядных инвертирующих шинных драйвера

* Для случаев, если это особо не оговорено.

1533АП4, КР1533АП4, КФ1533АП4	Два четырехразрядных шинных драйвера
1533АП5, КР1533АП5, КФ1533АП5	Два четырехразрядных шинных драйвера
КР1533АП6, КФ1533АП6	Восьмиразрядный шинный драйвер
КР1533АП9, КФ1533АП9	Восьмиразрядный инвертирующий шинный драйвер
КР1533АП14, КФ1533АП14	Восьмиразрядный шинный драйвер
КР1533АП15, КФ1533АП15	Восьмиразрядный инвертирующий шинный драйвер
КР1533АП16, КФ1533АП16	Восьмиразрядный шинный драйвер
1533ИД3, И1533ИД3, КР1533ИД3, КФ1533ИД3	Дешифратор/демультиплексор (4×16)
1533ИД4, И1533ИД4, КР1533ИД4, КФ1533ИД4	Два дешифратора/демультиплексора (2×4)
1533ИД7, И1533ИД7, КР1533ИД7, КФ1533ИД7	Дешифратор/демультиплексор (3×8)
КР1533ИЕ2, КФ1533ИЕ2	Четырехразрядный асинхронный счетчик
КР1533ИЕ5, КФ1533ИЕ5	Четырехразрядный асинхронный счетчик
1533ИЕ6, И1533ИЕ6, КР1533ИЕ6, КФ1533ИЕ6	Двоично-десятичный синхронный реверсивный счетчик
1533ИЕ7, И1533ИЕ7, КР1533ИЕ7, КФ1533ИЕ7	Четырехразрядный синхронный реверсивный счетчик
1533ИЕ9, И1533ИЕ9, КР1533ИЕ9, КФ1533ИЕ9	Двоично-десятичный синхронный счетчик
1533ИЕ10, И1533ИЕ10, КР1533ИЕ10, КФ1533ИЕ10	Четырехразрядный синхронный счетчик

1533ИЕ11, И1533ИЕ11, КР1533ИЕ11, КФ1533ИЕ11	Двоично-десятичный синхронный счетчик
1533ИЕ18, И1533ИЕ18, КР1533ИЕ18, КФ1533ИЕ18	Четырехразрядный синхронный счетчик
1533ИП3, И1533ИП3, КР1533ИП3, КФ1533ИП3	Четырехразрядное АЛУ
1533ИП4, И1533ИП4, КР1533ИП4, КФ1533ИП4	Схема ускоренного переноса для АЛУ
1533ИП5, И1533ИП5, КР1533ИП5, КФ1533ИП5	Восьмиразрядная схема контроля четности
1533ИП6, И1533ИП6, КР1533ИП6, КФ1533ИП6	Четырехразрядный инвертирующий шинный драйвер
1533ИП7, И1533ИП7, КР1533ИП7, КФ1533ИП7	Четырехразрядный шинный драйвер
КР1533ИР9, КФ1533ИР9	Восьмиразрядный регистр сдвига с последовательным выходом
КР1533ИР10, КФ1533ИР10	Восьмиразрядный регистр сдвига с последовательным выходом
1533ИР22, КР1533ИР22, КФ1533ИР22	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
1533ИР23, КР1533ИР23, КФ1533ИР23	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
КР1533ИР24, КФ1533ИР24	Восьмиразрядный универсальный реверсивный регистр сдвига с третьим состоянием выхода
КР1533ИР26, КФ1533ИР26	Регистровый файл (4×4) с третьим состоянием выхода
КР1533ИР27, КФ1533ИР27	Восьмиразрядный регистр с параллельным входом
КР1533ИР29, КФ1533ИР29	Восьмиразрядный регистр с последовательным входом и третьим состоянием выхода

1533ИР31	Двадцатичетырехразрядный регистр сдвига с последовательным входом
КР1533ИР32, КФ1533ИР32	Регистровый файл (4×4) с открытым коллекторным выходом
1533ИР33, КР1533ИР33, КФ1533ИР33	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
1533ИР34, И1533ИР34, КР1533ИР34, КФ1533ИР34	Два четырехразрядных регистра с параллельным входом и третьим состоянием выхода
1533ИР37, КР1533ИР37, КФ1533ИР37	Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода
1533ИР38, КР1533ИР38, КФ1533ИР38	Два четырехразрядных регистра с параллельным входом и третьим состоянием выхода
1533КП2, И1533КП2, КР1533КП2, КФ1533КП2	Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором
1533КП7, И1533КП7, КР1533КП7, КФ1533КП7	Восьмиканальный стробируемый мультиплексор с адресным селектором
1533КП11, И1533КП11, КР1533КП11А, КФ1533КП11А	Двухканальный четырехразрядный мультиплексор с третьим состоянием выхода
1533КП12, И1533КП12, КР1533КП12, КФ1533КП12	Четырехканальный двухразрядный мультиплексор с адресным селектором и третьим состоянием выхода
1533КП13, И1533КП13, КР1533КП13, КФ1533КП13	Двухканальный четырехразрядный мультиплексор с запоминанием
1533КП14, КР1533КП14А, КФ1533КП14А	Двухканальный четырехразрядный инвертирующий мультиплексор с третьим состоянием выхода
1533КП15, КР1533КП15, КФ1533КП15	Восьмиканальный мультиплексор с адресным селектором и третьим состоянием выхода

1533КП16, И1533КП16, КР1533КП16, КФ1533КП16	Двухканальный четырехразрядный стробируемый мультиплексор
1533КП17, И1533КП17, КР1533КП17, КФ1533КП17	Четырехканальный двухразрядный инвертирующий мультиплексор с адресным селектором и третьим состоянием выхода
1533КП18, И1533КП18, КР1533КП18, КФ1533КП18	Двухканальный четырехразрядный инвертирующий стробируемый мультиплексор
1533КП19, И1533КП19, КР1533КП19, КФ1533КП19	Четырехканальный двухразрядный инвертирующий стробируемый мультиплексор с адресным селектором
1533ЛА1, И1533ЛА1, КР1533ЛА1, КФ1533ЛА1	Два логических элемента 4И-НЕ
1533ЛА2, И1533ЛА2, КР1533ЛА2, КФ1533ЛА2	Логический элемент 8И-НЕ
1533ЛА3, И1533ЛА3, КР1533ЛА3, КФ1533ЛА3	Четыре логических элемента 2И-НЕ
1533ЛА4, И1533ЛА4, КР1533ЛА4, КФ1533ЛА4	Три логических элемента 3И-НЕ
1533ЛА6	Два логических элемента 4И-НЕ с повышенной нагрузочной способностью
1533ЛА7, И1533ЛА7, КР1533ЛА7, КФ1533ЛА7	Два логических элемента 4И-НЕ с открытым коллекторным выходом
1533ЛА8, И1533ЛА8, КР1533ЛА8, КФ1533ЛА8	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
1533ЛА9, И1533ЛА9, КР1533ЛА9, КФ1533ЛА9	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
КР1533ЛА10, КФ1533ЛА10	Три логических элемента 3И-НЕ с открытым коллекторным выходом

1533ЛА12	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
КР1533ЛА21, КФ1533ЛА21	Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью
КР1533ЛА22, КФ1533ЛА22	Четыре логических элемента 4И-НЕ с повышенной нагрузочной способностью
КР1533ЛА23, КФ1533ЛА23	Четыре логических элемента 2И-НЕ с открытым коллекторным выходом
КР1533ЛА24, КФ1533ЛА24	Три логических элемента 3И-НЕ с повышенной нагрузочной способностью
1533ЛЕ1, И1533ЛЕ1, КР1533ЛЕ1, КФ1533ЛЕ1	Четыре логических элемента 2ИЛИ-НЕ
КР1533ЛЕ4, КФ1533ЛЕ4	Три логических элемента 3ИЛИ-НЕ
КР1533ЛЕ10, КФ1533ЛЕ10	Четыре логических элемента 2ИЛИ-НЕ с повышенной нагрузочной способностью
КР1533ЛЕ11, КФ1533ЛЕ11	Четыре логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом
1533ЛИ1, И1533ЛИ1, КР1533ЛИ1, КФ1533ЛИ1	Четыре логических элемента 2И
КР1533ЛИ2, КФ1533ЛИ2	Четыре логических элемента 2И с открытым коллекторным выходом
КР1533ЛИ3, КФ1533ЛИ3	Три логических элемента 3И
КР1533ЛИ4, КФ1533ЛИ4	Три логических элемента 3И с открытым коллекторным выходом
КР1533ЛИ6, КФ1533ЛИ6	Два логических элемента 4И
КР1533ЛИ8, КФ1533ЛИ8	Четыре логических элемента 2И с повышенной нагрузочной способностью
КР1533ЛИ10, КФ1533ЛИ10	Три логических элемента 3И с повышенной нагрузочной способностью
КР1533ЛЛ1, КФ1533ЛЛ1	Четыре логических элемента 2ИЛИ
КР1533ЛЛ4, КФ1533ЛЛ4	Четыре логических элемента 2ИЛИ с повышенной нагрузочной способностью

1533ЛН1, И1533ЛН1, КР1533ЛН1, КФ1533ЛН1	Шесть логических элементов НЕ
1533ЛН2, КР1533ЛН2, КФ1533ЛН2	Шесть логических элементов НЕ с открытым коллекторным выходом
И1533ЛН7, КР1533ЛН7, КФ1533ЛН7	Шестиразрядный инвертирующий шинный драйвер
И1533ЛН8, КР1533ЛН8, КФ1533ЛН8	Шесть логических элементов НЕ с повышенной нагрузочной способностью
КР1533ЛН10, КФ1533ЛН10	Шесть логических элементов НЕ с открытым коллекторным выходом
1533ЛП3, И1533ЛП3, КР1533ЛП3	Четыре трехразрядных мажоритарных элемента со стробированием
1533ЛП5, И1533ЛП5, КР1533ЛП5, КФ1533ЛП5	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
КР1533ЛП8, КФ1533ЛП8	Четырехразрядный шинный драйвер
КР1533ЛП12, КФ1533ЛП12	Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
КР1533ЛП16, КФ1533ЛП16	Шесть буферных элементов
КР1533ЛП17, КФ1533ЛП17	Шесть буферных элементов с открытым коллекторным выходом
1533ЛР4, И1533ЛР4, КР1533ЛР4, КФ1533ЛР4	Логический элемент 4-4И-2ИЛИ-НЕ
1533ЛР11, И1533ЛР11, КР1533ЛР11, КФ1533ЛР11	Логические элементы 2-2И-2ИЛИ-НЕ и 3-3И-2ИЛИ-НЕ
1533ЛР13, И1533ЛР13, КР1533ЛР13, КФ1533ЛР13	Логический элемент 2-3-3-2И-4ИЛИ-НЕ

1533СП1, И1533СП1, КР1533СП1, КФ1533СП1	Четырехразрядный компаратор двоичных кодов
КР1533ТВ6, КФ1533ТВ6	Два JK-триггера
КР1533ТВ9, КФ1533ТВ9	Два JK-триггера
КР1533ТВ10, КФ1533ТВ10	Два JK-триггера
КР1533ТВ11, КФ1533ТВ11	Два JK-триггера
1533ТВ15, И1533ТВ15, КР1533ТВ15, КФ1533ТВ15	Два JK-триггера
КР1533ТЛ2, КФ1533ТЛ2	Шесть триггеров Шмитта
1533ТМ2, И1533ТМ2, КР1533ТМ2, КФ1533ТМ2	Два D-триггера с установочными входами
1533ТМ8, И1533ТМ8, КР1533ТМ8, КФ1533ТМ8	Четыре D-триггера с общей синхронизацией
1533ТМ9, И1533ТМ9, КР1533ТМ9, КФ1533ТМ9	Шесть D-триггеров с общей синхронизацией
1533ТР2, И1533ТР2, КР1533ТР2, КФ1533ТР2	Четыре RS-триггера

Глава 4. Комбинационная логика

4.1 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НЕ

Шесть логических элементов НЕ

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛН1
(7 — общ., 14 — +5 В).

Шесть логических элементов НЕ с открытым коллекторным выходом

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛН2
(7 — общ., 14 — +5 В).

ЛН1, ЛН2,
ЛН3, ЛН5,
ЛН8, ЛН10

Шесть логических элементов НЕ с высоковольтным открытым коллекторным выходом и повышенной нагрузочной способностью


133-, 155ЛН3
(7 — общ., 14 — +5 В).

Шесть логических элементов НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью

133-, 155ЛН5
(7 — общ., 14 — +5 В).

Шесть логических элементов НЕ с повышенной нагрузочной способностью

1533ЛН8
(7 — общ., 14 — +5 В).



Шесть логических элементов НЕ с открытым коллекторным выходом

1533ЛН10
(7 — общ., 14 — +5 В).

Параметры при $T=+25^{\circ}\text{C}$

Параметр	К155ЛН1	КР531ЛН1	К555ЛН1	КР1533ЛН1
$I_{\text{пот}}, \text{мА} \leq$	33	54	6,6	4,2
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	-0,1
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	16	20	8	4
$I_{\text{вых}}^1, \text{мА} \leq$	$ -0,4 $	$ -1 $	$ -0,4 $	$ -0,4 $
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	5	20	8
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	4,5		11

Параметр	К155ЛН2	КР531ЛН2	К555ЛН2	КР1533ЛН2
$I_{пот}, \text{мА} \leq$	33	54	6,6	3,8
$I_{вх}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$I_{ут. вых}, \text{мА} \leq$	0,25	-	0,1	0,1
$U_{вых}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$t_{зд. р. нс}^{1,0} \leq$	15	7	28	14
$t_{зд. р. нс}^{0,1} \leq$	55	7,5	32	54

Параметр	К155ЛН3	К155ЛН5
$I_{пот}, \text{мА} \leq$	51	51
$I_{вх}^0, \text{мА} \leq$	$ -1,6 $	$ -1,6 $
$I_{вх}^1, \text{мА} \leq$	0,04	0,04
$I_{вых}^0, \text{мА} \leq$	40	40
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0 = 16 \text{ мА}$	0,4	0,4
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0 = 40 \text{ мА}$	0,7	0,7
$I_{ут. вых}, \text{мА} \leq$	0,25	0,25
$t_{зд. р. нс}^{1,0} \leq$	23	23
$t_{зд. р. нс}^{0,1} \leq$	15	15
$U_{вых}, \text{В} \leq$	30	15

Параметр	КР1533ЛН8	КР1533ЛН10
$I_{пот}, \text{мА} \leq$	12	3
$I_{вх}^0, \text{мА} \leq$	$ -0,1 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,02	0,02
$I_{вых}^0, \text{мА} \leq$	12	12
$I_{вых}^1, \text{мА} \leq$	$ -3 $	0,1
$U_{вых}^0, \text{В} \leq$	0,4*	0,4*
$U_{вых}^1, \text{В} \leq$	2,4	—
$t_{зд. р. нс}^{1,0} \leq$	6	10
$t_{зд. р. нс}^{0,1} \leq$	7	30

Примечание.


* При $I_{вых}^0 = 24 \text{ мА}$ $U_{вых}^0 \leq 0,5 \text{ В}$, значение же 0,4 В дано для $I_{вых}^0 = 12 \text{ мА}$.

4.2 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И, И-НЕ

Два логических элемента 4И-НЕ

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛА1
(7 — общ., 14 — +5 В).

ЛА1, ЛА6,
ЛА7, ЛА16,
ЛА22



Два логических элемента 4И-НЕ с повышенной нагрузочной способностью

133-, 155-, 533-, 555ЛА6
(7 — общ., 14 — +5 В).

Два логических элемента 4И-НЕ с открытым коллекторным выходом

133-, 155-, 531-, 555-, 1533ЛА7
(7 — общ., 14 — +5 В).


Два логических элемента 4И-НЕ с повышенной нагрузочной способностью

530-, 531ЛА16
(7 — общ., 14 — +5 В).

Два логических элемента 4И-НЕ с повышенной нагрузочной способностью

1533ЛА22
(7 — общ., 14 — +5 В).

ЛА2



Логический элемент 8И-НЕ

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛА2
(7 — общ., 14 — +5 В).

Четыре логических элемента 2И-НЕ

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛА3
(7 — общ., 14 — +5 В).

Четыре логических элемента 2И-НЕ с открытым коллекторным выходом

133-, 155-, 1533ЛА8
(7 — общ., 14 — +5 В).

Четыре логических элемента 2И-НЕ с открытым коллекторным выходом

531-, 533-, 555-, 1533ЛА9
(7 — общ., 14 — +5 В).


Четыре логических элемента 2И-НЕ с высоковольтным открытым коллекторным выходом

133-, 155-, 555ЛА11
(7 — общ., 14 — +5 В).


Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛА12
(7 — общ., 14 — +5 В).

ЛА8



ЛА3, ЛА9,
ЛА11, ЛА12,
ЛА13, ЛА21,
ЛА23



Четыре логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью

155-,530-,531-,533-,555ЛА13

(7 — общ., 14 — +5 В).

Четыре логических элемента 2И-НЕ с повышенной нагрузочной способностью

1533ЛА21

(7 — общ., 14 — +5 В).

Четыре логических элемента 2И-НЕ с открытым коллекторным выходом

1533ЛА23

(7 — общ., 14 — +5 В).

ЛА4, ЛА10, ЛА24

Три логических элемента 3И-НЕ

133-,155-,530-,531-,533-,555-,1533ЛА4

(7 — общ., 14 — +5 В).

Три логических элемента 3И-НЕ с открытым коллекторным выходом


133-,155-,533-,555-,1533ЛА10

(7 — общ., 14 — +5 В).

Три логических элемента 3И-НЕ с повышенной нагрузочной способностью

1533ЛА24

(7 — общ., 14 — +5 В).




ЛА17

Два логических элемента 4И-НЕ с третьим состоянием выхода

530-,531ЛА17

(7 — общ., 14 — +5 В).


В режиме выполнения логической операции 4И-НЕ на входе ОЕ должен присутствовать уровень логического «0». При ОЕ=1 выход ИС переводится в состояние высокого импеданса.



Два логических элемента 2И-НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью

155ЛА18

(4 — общ., 8 — +5 В).




ЛА19

Логический элемент 12И-НЕ с третьим состоянием выхода

531ЛА19

(8 — общ., 16 — +5 В).


Управление по входу ОЕ подобно ИС ЛА17.



Четыре логических элемента 2И
133-, 155-, 530-, 531-, 533-, 555-, 1533ЛИ1
(7 — общ., 14 — +5 В).

Четыре логических элемента 2И с
открытым коллекторным выходом
133-, 533-, 555-, 1533ЛИ2
(7 — общ., 14 — +5 В).

Четыре логических элемента 2И с по-
вышенной нагрузочной способностью
1533ЛИ8
(7 — общ., 14 — +5 В).


ЛИ1, ЛИ2,
ЛИ8

ЛИ5

Два логических элемента 2И с открытым
коллекторным выходом и повышенной
нагрузочной способностью

133-, 155ЛИ5


(7 — общ., 14 — +5 В).



Три логических элемента 3И
530-, 531-, 533-, 555-, 1533ЛИЗ
(7 — общ., 14 — +5 В).


Три логических элемента 3И с открытым
коллекторным выходом
555-, 1533ЛИ4
(7 — общ., 14 — +5 В).

Три логических элемента 3И с повыше-
нной нагрузочной способностью
1533ЛИ10
(7 — общ., 14 — +5 В).

ЛИЗ, ЛИ4,
ЛИ10

ЛИ6

Два логических элемента 4И
533-, 555-, 1533ЛИ6
(7 — общ., 14 — +5 В).



Параметры при $T=+25^{\circ}\text{C}$

Параметр	K155ЛА1	KP531ЛА1	K555ЛА1	KP1533ЛА1
$I_{\text{пот}}, \text{мА} \leq$	11	18	2,2	1,5
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	5	20	10
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	4,5		11

Параметр	K155ЛА2	KP531ЛА2	K555ЛА2	KP1533ЛА2
$I_{\text{пот}}, \text{мА} \leq$	6	10	1,1	0,9
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,4 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	7	35	12
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	6	20	10

Параметр	K155ЛА3	KP531ЛА3	K555ЛА3	KP1533ЛА3
$I_{\text{пот}}, \text{мА} \leq$	22	36	4,4	3
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	5	20	8
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	4,5		11

Параметр	K155ЛА4	KP531ЛА4	K555ЛА4	KP1533ЛА4
$I_{\text{пот}}, \text{мА} \leq$	16,5	27	3,3	2,2
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	5	15	10
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	4,5		11

Параметр	К155ЛА6	К555ЛА6	КР531ЛА16
$I_{\text{пот}}, \text{мА} \leq$	27	6	44
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -0,4 $	$ -4 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,02	0,1
$I_{\text{вых}}^0, \text{мА} \leq$	48	24	60
$I_{\text{вых}}^1, \text{мА} \leq$	$ -1,2 $	$ -1,2 $	$ -40 $
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5
$U_{\text{вых}}^1, \text{В} \leq$	2,4	2,7	2,7*
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	24	6,5
$t_{\text{зд.р.нс}}^{0,1} \leq$	22		

Примечание.

* Для КР531ЛА16 при $I_{\text{вых}}^1 = -40 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,0 \text{ В}$, значение же 2,7 В приведено для $I_{\text{вых}}^1 = -3 \text{ мА}$.

Параметр	К155ЛА7	КР531ЛА7	К555ЛА7	КР1533ЛА7
$I_{\text{пот}}, \text{мА} \leq$	22	18	2,2	1,5
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	40	20	8	4
$I_{\text{вых}}^1, \text{мА} \leq$	$ -0,25 $	$ -0,25 $	$ -0,1 $	$ -0,1 $
$U_{\text{вых}}^0, \text{мВ} \leq$	0,4	0,5	0,4	0,4
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	7	28	18
$t_{\text{зд.р.нс}}^{0,1} \leq$	45	7,5	32	45

Параметр	К155ЛА8	КР1533ЛА8	КР531ЛА9	К555ЛА9	КР1533ЛА9
$I_{\text{пот}}, \text{мА} \leq$	22	3	36	4,4	3
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -0,1 $	$ -2 $	$ 0,36 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,02	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,5	0,5	0,4
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	28	7	28	22
$t_{\text{зд.р.нс}}^{0,1} \leq$	45	54	7,5	32	54

Параметр	К155ЛА10	К555ЛА10	К155ЛА11	К555ЛА11	КР1533ЛА10
$I_{\text{пот}}, \text{мА} \leq$	16,5	3,3	22	4,4	2,2
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -0,4 $	$ -1,6 $	$ -0,4 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,02	0,04	0,02	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	16	8	16	8	4
$I_{\text{ут.вых}}, \text{мА} \leq$	0,025	—	0,05	0,1	0,1

Продолжение таблицы

Параметр	К155ЛА10	К555ЛА10	К155ЛА11	К555ЛА11	КР1533ЛА10
$U_{\text{вых}, В}^0 \leq$	0,4	0,4	0,4	0,4*	0,4
$U_{\text{вых}, В} \leq$	—	—	15	15	—
$I_{\text{зд.р.нс}}^{1,0} \leq$	15	28	17	28	18
$I_{\text{зд.р.нс}}^{0,1} \leq$	45	32	24	32	54

Примечание.

* Для К555ЛА11 при $I_{\text{вых}}^0 = 8 \text{ мА}$ $U_{\text{вых}}^0 \leq 0,5 \text{ В}$, значение же 0,4 В приведено для $I_{\text{вых}}^0 = 4 \text{ мА}$.

Параметр	К155ЛА12	КС531ЛА12	К555ЛА12
$I_{\text{пот}, \text{мА}} \leq$	54	80	12
$I_{\text{вх}, \text{мА}}^0 \leq$	$ -1,6 $	$ -4 $	$ -0,4 $
$I_{\text{вх}, \text{мА}}^1 \leq$	0,04	0,1	0,02
$I_{\text{вых}, \text{мА}}^0 \leq$	48	60	24
$I_{\text{вых}, \text{мА}}^1 \leq$	$ -1,2 $	$ -3 $	$ -1,2 $
$U_{\text{вых}, В}^0 \leq$	0,4	0,5	0,4*
$U_{\text{вых}, В}^1 \leq$	2,4	2,7	2,7
$I_{\text{зд.р.нс}}^{1,0} \leq$	15	6,5	24
$I_{\text{зд.р.нс}}^{0,1} \leq$	22		

Примечание.

* Для К555ЛА12 при $I_{\text{вых}}^0 = 24 \text{ мА}$ $U_{\text{вых}}^0 \leq 0,5 \text{ В}$, значение же 0,4 В приведено для $I_{\text{вых}}^0 = 12 \text{ мА}$.

Параметр	К155ЛА13	КР531ЛА13	К555ЛА13	К155ЛА18
$I_{\text{пот}, \text{мА}} \leq$	54	80	12	71
$I_{\text{вх}, \text{мА}}^0 \leq$	$ -1,6 $	$ -4 $	$ -0,4 $	$ -1,6 $
$I_{\text{вх}, \text{мА}}^1 \leq$	0,04	0,1	0,02	0,04
$I_{\text{вых}, \text{мА}}^0 \leq$	48	60	24	300
$I_{\text{ут.вых}, \text{мА}} \leq$	0,25	0,25	—	0,1
$U_{\text{вых}, В}^0 \leq$	0,4	0,5	0,5	0,4*
$I_{\text{зд.р.нс}}^{1,0} \leq$	18	10	28	35
$I_{\text{зд.р.нс}}^{0,1} \leq$	22		32	

Примечание.

* Для К555ЛА18 при $I_{\text{вых}}^0 = 300 \text{ мА}$ $U_{\text{вых}}^0 \leq 0,7 \text{ В}$, значение же 0,4 В приведено для $I_{\text{вых}}^0 = 100 \text{ мА}$.

Параметр	КР531ЛА17	КР531ЛА19
$I_{пот}, \text{мА} \leq$	60	25
$I_{вх}^0 (DI), \text{мА} \leq$	$ -4 $	$ -2 $
$I_{вх}^0 (OE), \text{мА} \leq$	$ -2 $	$ -2 $
$I_{вх}^1 (DI), \text{мА} \leq$	0,1	0,05
$I_{вх}^1 (OE), \text{мА} \leq$	0,05	0,05
$I_{вых. выкл}, \text{мА} -$	$-0,15 \pm 0,15$	$-0,05 \pm 0,05$
$I_{вых}^0, \text{мА} \leq$	60	20
$I_{вых}^1, \text{мА} \leq$	$ -3 $	$ -6,5 $
$U_{вых}^0, \text{В} \leq$	0,5	0,5
$U_{вых}^1, \text{В} \geq$	2,7*	2,4
$t_{зд.р.нс}^{1,0(0,1)} \leq$	9	7,5
$t_{зд.р.нс}^{3,0(1)} \leq$	24	21
$t_{зд.р.нс}^{0(1),3} \leq$	18	14

Примечание.

* Для КР531ЛА17 при $I_{вых}^1 = -32 \text{ мА}$ $U_{вых}^1 \geq 2 \text{ В}$, значение же 2,7 В приведено для $I_{вых}^1 = -3 \text{ мА}$.

Параметр	КР1533ЛА21	КР1533ЛА22	КР1533ЛА23	КР1533ЛА24
$I_{пот}, \text{мА} \leq$	7,8	3,9	7,8	5,8
$I_{вх}^0, \text{мА} \leq$	$ -0,1 $	$ -0,1 $	$ -0,1 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,02	0,02	0,02	0,02
$I_{вых}^0, \text{мА} \leq$	24	24	24	24
$I_{вых}^1, \text{мА} \leq$	$ -0,4 $	$ -0,4 $	$ -0,4 $	$ -2,6 $
$I_{ут. вых}, \text{мА} \leq$	—	—	0,1	—
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0 = 12 \text{ мА}$	0,4	0,4	0,4	0,4
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0 = 24 \text{ мА}$	0,5	0,5	0,5	0,5
$U_{вых}^1, \text{В} \geq$	2,5*	2,5*	2,5	2,4
$t_{зд.р.нс}^{1,0} \leq$	7	7	12	7
$t_{зд.р.нс}^{0,1} \leq$	8	8	33	8

Примечание.

* При $I_{вых}^1 = -2,6 \text{ мА}$ $U_{вых}^1 \geq 2,4 \text{ В}$, значение же 2,5 В приведено для $I_{вых}^1 = -0,4 \text{ мА}$.

Параметр	К155ЛИ1	КС531ЛИ1	К555ЛИ1	КР1533ЛИ1
$I_{пот}, \text{мА} \leq$	33	57	8,8	4
$I_{вх}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{вых}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{вых}^1, \text{В} \leq$	2,4	2,7	2,7	2,5
$t_{зд.р.нс}^{1,0} \leq$	19	7,5	24	10
$t_{зд.р.нс}^{0,1} \leq$	27	7		14

Параметр	К555ЛИ2	К555ЛИ4	К155ЛИ5	КР1533ЛИ2	КР1533ЛИ4
$I_{пот}, \text{мА} \leq$	8,8	6,6	65	4	3
$I_{вх}^0, \text{мА} \leq$	$ -0,4 $	$ -0,4 $	$ -1,6 $	$ -0,1 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,02	0,02	0,04	0,02	0,02
$I_{ут.вых.}, \text{мА} \leq$	—	0,1	0,1	0,1	0,1
$U_{вых}^0, \text{В} \leq$	0,4	0,5	0,5*	0,4	0,4
$t_{зд.р.нс}^{1,0(0,1)} \leq$	35	35	120	54	56

Примечание.

* Для К155ЛИ5 при $I_{вых}^0 = 300 \text{ мА}$ $U_{вых}^0 \leq 0,8 \text{ В}$, значение же 0,5 В приведено для $I_{вых}^0 = 100 \text{ мА}$.

Параметр	КР531ЛИ3	К555ЛИ3	К555ЛИ6	КР1533ЛИ3	КР1533ЛИ6
$I_{пот}, \text{мА} \leq$	42	6,6	4,4	3	2
$I_{вх}^0, \text{мА} \leq$	$ -2 $	$ -0,4 $	$ -0,36 $	$ -0,1 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,05	0,02	0,02	0,02	0,02
$U_{вых}^0, \text{В} \leq$	0,5	0,5	0,5	0,4	0,4
$U_{вых}^1, \text{В} \leq$	2,7	2,7	2,7	2,5	2,5
$t_{зд.р.нс}^{1,0} \leq$	7,5	20	24	10	10
$t_{зд.р.нс}^{0,1} \leq$	7	15		13	26

Параметр	КР1533ЛИ8	КР1533ЛИ10
$I_{пот}, \text{мА} \leq$	9,3	7
$I_{вх}^0, \text{мА} \leq$	$ -0,1 $	$ -0,1 $
$I_{вх}^1, \text{мА} \leq$	0,02	0,02
$I_{вых}^0, \text{мА} \leq$	24	24
$I_{вых}^1, \text{мА} \leq$	$ -0,4 $	$ -2,6 $
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0 = 12 \text{ мА}$	0,4	0,4

Продолжение таблицы

Параметр	КР1533ЛИ8	КР1533ЛИ10
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 24 \text{ мА}$	0,5	0,5
$U_{\text{вых}}^1, \text{В} \geq$	2,5*	2,4
$I_{\text{зд.р.нс}}^{1,0} \leq$	9	9
$I_{\text{зд.р.нс}}^{0,1} \leq$		10

Примечание

* При $I_{\text{вых}}^1 = -2,6 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,4 \text{ В}$, значение же 2,5 В приведено для $I_{\text{вых}}^1 = -0,4 \text{ мА}$.

4.3 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ ИЛИ, ИЛИ-НЕ

Четыре логических элемента 2ИЛИ-НЕ

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛЕ1
(7 — общ., 14 — +5 В).ЛЕ1, ЛЕ5, ЛЕ6,
ЛЕ10, ЛЕ11


Четыре логических элемента 2ИЛИ-НЕ с повышенной нагрузочной способностью

133-, 155ЛЕ5 и 133-, 155ЛЕ6
(7 — общ., 14 — +5 В).

Четыре логических элемента 2ИЛИ-НЕ с повышенной нагрузочной способностью

1533ЛЕ10
(7 — общ., 14 — +5 В).

Четыре логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом

1533ЛЕ11
(7 — общ., 14 — +5 В).


Два логических элемента 4ИЛИ-НЕ со стробированием и возможностью расширения одного из них по ИЛИ

155ЛЕ2


(8 — общ., 16 — +5 В).

Логическая функция ИЛИ-НЕ реализуется, если на входе стробирования EI установлен уровень логической «1».

Для увеличения числа входов элемента ИЛИ предусмотрены отводы от коллектора (вход С) и эмиттера (вход Е) транзистора фазоинверсного каскада ИС. Расширение, как правило, осуществляют с использованием специальных расширителей ЛД1 и ЛД3, входящих в серии 133 и 155. На приведенной схеме соответствующие соединения с ИС 155ЛД1 показаны пунктирными линиями.

Подключение расширителя
155 ЛД1 к ИС 155 ЛЕ2

ЛЕЗ



Два логических элемента 4ИЛИ-НЕ со
стробированием

133-, 155ЛЕЗ

(7 — общ., 14 — +5 В).


Управление по входу стробирования *E1* аналогично
управлению ЛЕ2.

Три логических элемента 3ИЛИ-НЕ

155-, 533-, 555-, 1533ЛЕ4

(7 — общ., 14 — +5 В).

ЛЕ4




ЛЕ7


Два логических элемента 5ИЛИ-НЕ

531ЛЕ7

(7 — общ., 14 — +5 В).



ЛЛ1, ЛЛ4



Четыре логических элемента 2ИЛИ
133-, 155-, 530-, 531-, 533-, 555-, 1533ЛЛ1
(7 — общ., 14 — +5 В).

Четыре логических элемента 2ИЛИ с
повышенной нагрузочной способностью

1533ЛЛ4


(7 — общ., 14 — +5 В).

ЛЛ2

Два логических элемента 2ИЛИ с открытым коллек-
торным выходом и повышенной нагрузочной способно-
стью

155ЛЛ2

(4 — общ., 8 — +5 В).



Параметры при $T=+25^{\circ}\text{C}$

Параметр	К155ЛЕ1	КР531ЛЕ1	К555ЛЕ1	КР1533ЛЕ1
$I_{\text{пот}}, \text{мА} \leq$	27	45	5,4	4
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-2	-0,36	-0,1
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \leq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	5,5	15	10
$t_{\text{зд.р.нс}}^{0,1} \leq$	22			12

Параметр	К155ЛЕ2	К155ЛЕ3	К155ЛЕ4	К555ЛЕ4	КР1533ЛЕ4
$I_{\text{пот}}, \text{мА} \leq$	16,5	19	26	6,8	4
$I_{\text{вх}}^0, \text{мА} \leq$	-6,4	-1,6	-1,6	-0,4	-0,1
$I_{\text{вх}}^1(\text{DI}), \text{мА} \leq$	0,04	0,04	0,04	0,02	0,02
$I_{\text{вх}}^1(\text{EI}), \text{мА} \leq$	0,16	—	—	—	—
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4	2,4	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	15	11	15	9
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	22	15		15

Параметр	К155ЛЕ5	К155ЛЕ6	КР531ЛЕ7	КР1533ЛЕ10
$I_{\text{пот}}, \text{мА} \leq$	57	57	45	9
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-1,6	-2	-0,1
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04	0,05	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	48	42,4	20	12
$I_{\text{вых}}^1, \text{мА} \leq$	-2,4	-2,4	-1	-2,6
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4*	2,7	2,4
$t_{\text{зд.р.нс}}^{1,0} \leq$	12	12	6	7
$t_{\text{зд.р.нс}}^{0,1} \leq$	9	9	5,5	8

Примечание.

* Для К155ЛЕ6 при $I_{\text{вых}}^1 = -42,4 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,0 \text{ В}$, значение же 2,4 В приведено для $I_{\text{вых}}^1 = -2,4 \text{ мА}$

Параметр	КР1533ЛЕ11	Параметр	КР1533ЛЕ11
$I_{\text{пот}}, \text{мА} \leq$	9	$I_{\text{ут. вых}}, \text{мА} \leq$	0,1
$I_{\text{вх}}, \text{мА} \leq$	$ -0,1 $	$U_{\text{вых}}^0, \text{В} \leq$	0,4
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	$i_{\text{зд.р.нс}}^{1,0} \leq$	12
$I_{\text{вых}}^0, \text{мА} \leq$	12	$i_{\text{зд.р.нс}}^{0,1} \leq$	33


Параметр	К155ЛЛ1	КР531ЛЛ1	К555ЛЛ1	К155ЛЛ2	КР1533ЛЛ1
$I_{\text{пот}}, \text{мА} \leq$	38	68	9,8	68	4,9
$I_{\text{вх}}, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,36 $	$ -1,6 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,04	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4*	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	—	2,5
$i_{\text{зд.р.нс}}^{1,0} \leq$	22	7	22	25	12
$i_{\text{зд.р.нс}}^{0,1} \leq$	15				14

Примечание.

* Для К155ЛЛ2 при $I_{\text{вых}}^0 = 300 \text{ мА}$ $U_{\text{вых}}^0 \leq 0,7 \text{ В}$, значение же 0,4 В приведено для $I_{\text{вых}}^0 = 100 \text{ мА}$.

Параметр	КР1533ЛЛ4	Параметр	КР1533ЛЛ4
$I_{\text{пот}}, \text{мА} \leq$	10,6	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 12 \text{ мА}$	0,4
$I_{\text{вх}}, \text{мА} \leq$	$ -0,1 $	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 24 \text{ мА}$	0,5
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	$U_{\text{вых}}^1, \text{В} \geq$	2,4
$I_{\text{вых}}^0, \text{мА} \leq$	24	$i_{\text{зд.р.нс}}^{1,0} \leq$	12
$I_{\text{вых}}^1, \text{мА} \leq$	$ -2,6 $	$i_{\text{зд.р.нс}}^{0,1} \leq$	9

4.4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И-ИЛИ, И-ИЛИ-НЕ




Два логических элемента 2-2И-2ИЛИ-НЕ с возможностью расширения одного из них по ИЛИ
133-, 155ЛР1
(7 — общ., 14 — +5 В).


Расширение осуществляют используя входы С и Е по схеме, приведенной для ИС 155ЛЕ2 (см. также ЛД1, ЛД3)

Логический элемент
2-2-2-3И-4ИЛИ-НЕ с возможностью расширения по ИЛИ
133-, 155ЛР3
(7 — общ., 14 — +5 В).

Назначение и способ использования входов С, Е те же, что и у ЛЕ2, ЛР1, ЛР4 (см. также ЛД1, ЛД3)




133 ЛР4




Логический элемент
4-И-2ИЛИ-НЕ с возможностью расширения по ИЛИ
133-, 155ЛР4
(7 — общ., 14 — +5 В).

Назначение и способ использования входов С, Е те же, что и у ЛЕ2, ЛР1, ЛР3 (см. также ЛД1, ЛД3)

Логический элемент
4-И-2ИЛИ-НЕ
533-, 555, 1533ЛР4
(7 — общ., 14 — +5 В).




ЛР9, ЛР10



Логический элемент
4-2-3-2И-4ИЛИ-НЕ
530-, 531ЛР9
(7 — общ., 14 — +5 В).

Логический элемент 4-2-3-2И-4ИЛИ-НЕ с открытым коллекторным выходом
530-, 531ЛР10
(7 — общ., 14 — +5 В).

ЛДЗ



Восьмивходовой расширитель по ИЛИ
133-, 155ЛДЗ
(7 — общ., 14 — +5 В).
ИС подобно ЛД1 служит для экспандирования
ЛЕ2, ЛР1, ЛР3 и ЛР4 по приведенной выше схеме.

Параметры при $T=+25^{\circ}\text{C}$

Параметр	К155ЛР1	К155ЛР3	К155ЛР4
$I_{\text{пот}}, \text{мА} \leq$	14	9,5	14
$I_{\text{вх}}^0, \text{мА} \leq$	1-1,61	1-1,61	1-1,61
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04	0,04
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4	2,4
$t_{\text{зд.р.нс}}^{1,0} \leq$	15	15	15
$t_{\text{зд.р.нс}}^{0,1} \leq$	22	22	22

Параметр	К555ЛР4	КР1533ЛР4	КР531ЛР9
$I_{\text{пот}}, \text{мА} \leq$	1,3	1,25	16
$I_{\text{вх}}^0, \text{мА} \leq$	1-0,41	1-0,21	1-21
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02	0,05
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,4	0,5
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,5	2,7
$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	20	30	5,5

Параметр	КР531ЛР11	К555ЛР11	КР1533ЛР11
$I_{\text{пот}}, \text{мА} \leq$	22	2,8	2,8
$I_{\text{вх}}^0, \text{мА} \leq$	1-21	1-0,361	1-0,21
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	5,5	20	20

Параметр	КР531ЛР10	Параметр	КР531ЛР10
$I_{\text{пот}}, \text{мА} \leq$	16	$I_{\text{ут. вых}}, \text{мА} \leq$	0,25
$I_{\text{вх}}^0, \text{мА} \leq$	$ -2 $	$U_{\text{вых}}^0, \text{В} \leq$	0,5
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	$t_{\text{зд.р.}}^{1,0}, \text{нс} \leq$	8,5
$I_{\text{вых}}^0, \text{мА} \leq$	20	$t_{\text{зд.р.}}^{0,1}, \text{нс} \leq$	7,5

Параметр	К555ЛР13	КР1533ЛР13	Параметр	К155ЛД1	К155ЛД3
$I_{\text{пот}}, \text{мА} \leq$	2	1,6	$I_{\text{пот}}, \text{мА} \leq$	4	4
$I_{\text{вх}}^0, \text{мА} \leq$	$ -0,4 $	$ -0,2 $	$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -1,6 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02	$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,4	$I_{\text{вых}}^0, \text{мА} \leq$	4	4
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,5	$I_{\text{вых}}^1, \text{мА} \leq$	0,3	0,03
$t_{\text{зд.р.}}^{1,0(0,1)}, \text{нс} \leq$	20	20	$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4

4.5. ПРОЧИЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И ДРАЙВЕРЫ

лпз

Три трехходовых мажоритарных элемента с инверсией


533ЛПЗ

(7 — общ., 14 — +5 В).

Мажоритарная булева функция принимает значение логической «1» только в том случае, если большая часть ее переменных равна «1». Так выход трехходового мажоритарного элемента с инверсией принимает значение логического «0», если по крайней мере на два его входа поданы уровни логической «1».

Операция - мажоритарность $f(X_1, X_2, X_3)$, может быть представлена в базе И-НЕ


$$f(X_1, X_2, X_3) = \overline{\overline{(X_1 \& X_2)} \& (X_2 \& X_3) \& (X_3 \& X_1)},$$



Эквивалентная схема мажоритарного элемента в базе И-НЕ

а также с учетом теоремы де Моргана может быть приведена к базису И, ИЛИ

$$f(X1, X2, X3) = X1 \& X2 \vee X2 \& X3 \vee X3 \& X1.$$



Три трехходовых мажоритарных элемента со стробированием

1533ЛПЗ

(8 — общ., 16 — +5 В).


В отличие от 533ЛПЗ настоящая ИС не инвертирует результат и имеет вход стробирования *E*, на котором в рабочем режиме устанавливают уровень логического «0».

Шесть драйверов с высоковольтными открытыми коллекторными выходами


155ЛП4, 133-, 155ЛП9

(7 — общ., 14 — +5В).

ЛП4, ЛП9



ЛП5, ЛП12



Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (сумма по mod2)

133-, 155-, 530-, 531-, 533-, 555-, 1533ЛП5


(7 — общ., 14 — +5 В).

Четыре логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ открытым коллекторным выходом

555-, 1533ЛП12


(7 — общ., 14 — +5 В).

Операция ИСКЛЮЧАЮЩЕЕ ИЛИ не является базовой в алгебре логики и поэтому может быть реализована в эквивалентной схеме, содержащей логические элементы НЕ, И и ИЛИ. Соответственно логическая функция будет представлена в виде $\overline{X1} \& X2 \vee X1 \& \overline{X2} = X1 + X2$, где $X1, X2$ — входные переменные, а знак «+» означает операцию суммирования по mod2.



Эквивалентная схема элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

ЛП7



Два периферийных драйвера с элементом 2И-НЕ на входе

133-, 155ЛП7


(7 — общ., 14 — +5 В).

ИС предназначена для управления мощной нагрузкой ($I_H=100$ мА) по малосигнальным цепям ТТЛ. В структуру ИС входят два элемента 2И-НЕ и два изолированных транзистора с открытыми коллекторами и эмиттерами. Последнее позво-

ляет в конкретных условиях задавать схему включения транзисторов, включая нагрузку как в цепь коллектора, так и в цепь эмиттера. На приведенной схеме пунктирными линиями показаны оба варианта. При работе от сигналов ТТЛ выводы 11 и 4 (базы транзисторов) соединяют с выходами элементов 2И-НЕ, подавая управляющие сигналы на их входы. Вывод 1 при этом, как правило, используют в качестве стробирующего входа. Вывод 14 является выводом питания +5 В, а вывод 8, соединенный с подложкой следует подключить к общей шине.

Помимо показанного примера транзисторы могут использоваться и отдельно без подключения к входной логике, а также для увеличения выходного тока соединяться параллельно.

ЛП8



Четырехразрядный шинный драйвер

133-, 155-, 533-, 555-, 1533ЛП8

(7 — общ., 14 — +5 В).

В режиме передачи сигналов $\overline{OE}=0$, при $\overline{OE}=1$ выходы драйвера переходят в состояние высокого импеданса.

Шестиразрядный шинный драйвер


155ЛП10

(8 — общ., 16 — +5 В).


Управление ИС иллюстрируется таблицей истинности.

$\overline{OE}1$	$\overline{OE}2$	DO
0	0	DI
X	1	Z
1	X	Z
1	1	Z

ЛП10



ЛП11



Двухразрядный и четырехразрядный шинные драйверы

155ЛП11

(8 — общ., 16 — +5 В).

Управление ИС аналогично ЛП8.

ЛП16, ЛП17

Шесть буферных элементов


15533ЛП16

(7 — общ., 14 — +5 В).


Шесть буферных элементов с открытым коллекторным выходом

15533ЛП17

(7 — общ., 14 — +5 В).



АП2



Четырехразрядный двунаправленный драйвер с открытыми коллекторными выходами


530-, 531 АП2

(8 — общ., 16 — +5 В).

Функционирование ИС задается в соответствии с таблицей режимов.

\overline{EB}	\overline{EO}	Направление передачи
0	X	DI → DB, DO=1
1	0	DB → DO

АП3




Два четырехразрядных инвертирующих шинных драйвера

530-, 531-, 533-, 555-, 1533 АП3

(10 — общ., 20 — +5 В).

Управление ИС аналогично ЛП8.


АП4




Два четырехразрядных шинных драйвера
530-, 531-, 533-, 555-, 1533АП4
(10 — общ., 20 — +5 В).

Управление верхней частью ИС аналогично ЛП8. В нижней части передача сигналов на выход происходит при $OE=1$, в случае $OE=0$ выход переходит в состояние высокого импеданса.

АП5



Два четырехразрядных шинных драйвера
533-, 555-, 1533АП5
(10 — общ., 24 — +5 В).
Управление ИС аналогично ЛП8.




АП6

Восьмиразрядный шинный драйвер
533-, 555-, 1533АП6
(10 — общ., 24 — +5 В).

Функционирование ИС задается в соответствии с таблицей режимов.

\overline{OE}	T	Направление передачи
0	0	DB → DA
0	1	DA → DB
1	X	DA = DB = Z




Восьмиразрядный инвертирующий шинный драйвер

1533АП9
(10 — общ., 20 — +5 В).


Функционирование ИС задается в соответствии с таблицей режимов.

\overline{OE}	T	Направление передачи
0	0	DB → DA
0	1	DA → \overline{DB}
1	X	DA = \overline{DB} = Z

АП9



АП14



Восьмиразрядный шинный драйвер


1533АП14

(10 — общ., 20 — +5 В).

Управление ИС поясняется таблицей истинности.

$\overline{OE1}$	$\overline{OE2}$	DO
0	0	DI
X	1	Z
1	X	Z

АП15



Восьмиразрядный инвертирующий шинный драйвер


1533АП15

(10 — общ., 20 — +5 В).

Управление ИС иллюстрируется таблицей истинности.

$\overline{OE1}$	$\overline{OE2}$	DO
0	0	\overline{DI}
X	1	Z
1	X	Z

АП16



Восьмиразрядный шинный драйвер


1533АП16

(10 — общ., 20 — +5 В).

Режим работы ИС выбирается в соответствии с таблицей. Вход/выход DB в режиме входа инвертирующим не является.

\overline{OE}	T	Направление передачи
0	0	$\overline{DB} \rightarrow DA$
0	1	DA $\rightarrow \overline{DB}$
1	X	DA = \overline{DB} = Z

ИП6




Четырехразрядный инвертирующий шинный драйвер

533-, 555-, 1533ИП6
(7 — общ., 14 — +5 В).

Функционирование ИС задается в соответствии с таблицей режимов.

ОЕА	$\overline{\text{ОЕВ}}$	Направление передачи
0	0	DA → DB
1	1	DB → DA
0	1	DA-DB-Z

ИП7




Четырехразрядный шинный драйвер

533-, 555-, 1533ИП7
(7 — общ., 14 — +5 В).

Функционирование ИС задается в соответствии с таблицей режимов.

ОЕА	$\overline{\text{ОЕВ}}$	Направление передачи
0	0	DA → DB
1	1	DB → DA
0	1	DA-DB-Z

ИП12



Четырехразрядный шинный драйвер

533ИП12
(8 — общ., 16 — +5 В).

Функционирование ИС задается в соответствии с таблицей режимов.

$\overline{\text{ЕВ}}$	$\overline{\text{ЕО}}$	Направление передачи
0	0	DI → DO, DB
0	1	DI → DB
1	0	DB → DO
1	1	DO-DB-Z


ИП13

Четырехразрядный инвертирующий шинный драйвер

533ИП13

(8 — общ., 16 — +5 В).

Функционирование ИС задается в соответствии с таблицей режимов. Вход/выход \overline{DB} в режиме входа инвертирующим не является.



\overline{EB}	\overline{EO}	Направление передачи
0	0	$DI \rightarrow \overline{DO}, \overline{DB}$
0	1	$DI \rightarrow \overline{DB}$
1	0	$\overline{DB} \rightarrow \overline{DO}$
1	1	$\overline{DO} = \overline{DB} = Z$


ЛН6

Шестиразрядный инвертирующий шинный драйвер

155ЛН6

(7 — общ., 14 — +5 В).

Управление ИС иллюстрируется таблицей истинности.



$\overline{OE1}$	$\overline{OE2}$	DO
0	0	\overline{DI}
X	1	Z
1	X	Z

Параметры при $T=+25^\circ\text{C}$

Параметр	КР1533ЛПЗ	Параметр	КР1533ЛПЗ
$I_{\text{пот}}, \text{мА} \leq$	7	$U_{\text{вых}}^1, \text{В} \geq$	2,5
$I_{\text{вх}}^0(\text{E}), \text{мА} \leq$	-0,2	$t_{\text{зд.р}}^{1,0}(\text{DI-DO}), \text{нс} \leq$	27
$I_{\text{вх}}^0(\text{DI}), \text{мА} \leq$	-0,6	$t_{\text{зд.р}}^{1,0}(\text{E-DO}), \text{нс} \leq$	37
$I_{\text{вх}}^1(\text{E}), \text{мА} \leq$	0,02	$t_{\text{зд.р}}^{0,1}(\text{DI-DO}), \text{нс} \leq$	30
$I_{\text{вх}}^1(\text{DI}), \text{мА} \leq$	0,06	$t_{\text{зд.р}}^{0,1}(\text{E-DO}), \text{нс} \leq$	50
$U_{\text{вых}}^0, \text{В} \leq$	0,4		

Параметр	К155ЛП4, К155ЛП9	Параметр	К155ЛП4, К155ЛП9
$I_{\text{пот}}, \text{мА} \leq$	41	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 40 \text{ мА}$	0,7
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$U_{\text{вых}}, \text{В} \leq$	15*
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	$t_{\text{зд.р.нс}}^{1,0} \leq$	30
$I_{\text{вых}}^0, \text{мА} \leq$	40	$t_{\text{зд.р.нс}}^{0,1} \leq$	10
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 16 \text{ мА}$	0,4		

Примечание.

* Для К155ЛП9 $U_{\text{вых}} \leq 30 \text{ В}$.

Параметр	К155ЛП5	КР531ЛП5	К555ЛП5	КР1533ЛП5
$I_{\text{пот}}, \text{мА} \leq$	50	75	10	5,9
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,8 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,04	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	22	10	22	12
$t_{\text{зд.р.нс}}^{0,1} \leq$	30	10,5	30	17

Параметр	К155ЛП7	Параметр	К155ЛП7
$I_{\text{пот}}, \text{мА} \leq$	11	$U_{\text{вых}}^0, \text{В} \leq$	0,4
$I_{\text{вх}}^0(2,13), \text{мА} \leq$	$ -1,6 $	$U_{\text{вых}}^1, \text{В} \geq$	2,4
$I_{\text{вх}}^0(1), \text{мА} \leq$	$ -3,2 $	$t_{\text{зд.р.нс}}^{1,0} \leq$	80
$I_{\text{вх}}^1(2,13), \text{мА} \leq$	0,04	$t_{\text{зд.р.нс}}^{0,1} \leq$	120
$I_{\text{вх}}^1(1), \text{мА} \leq$	0,08	$I_{\text{н}}, \text{мА} \leq$	100

Параметр	К155ЛП8	К555ЛП8	КР1533ЛП8
$I_{\text{пот}}, \text{мА} \leq$	54	19,5	17
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -0,38 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,003	0,02
$I_{\text{вых.выкл.}}, \text{мА} =$	-0,04±0,04	-0,003±0,003	-0,02±0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,48	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,5	2,5

Продолжение таблицы

Параметр	К155ЛП8	К555ЛП8	КР1533ЛП8
$t_{зд.р.(D1-DO),нс}^{1,0} \leq$	18	18	15
$t_{зд.р.(D1-DO),нс}^{0,1} \leq$	13	15	12
$t_{зд.р,нс}^{3,0} \leq$	25	25	30
$t_{зд.р,нс}^{3,1} \leq$	17	20	

Параметр	К155ЛП10, К155ЛП11	Параметр	К155ЛП10, К155ЛП11
$I_{пот,мА} \leq$	65	$t_{зд.р.ср,нс} \leq$	12
$I_{вых,мА}^0 \leq$	32	$I_{вых,мА}^1 \leq$	-5,2

Параметр	К555ЛП12	КР1533ЛП12
$I_{пот,мА} \leq$	10	5,5
$I_{вх,мА}^0 \leq$	-0,8	-0,1
$I_{вх,мА}^1 \leq$	0,04	0,02
$I_{ут.вых,мА} \leq$	0,1	0,1
$U_{вых,В}^0 \leq$	0,5	0,4
$t_{зд.р,нс}^{1,0(0,1)} \leq$	30	50

Параметр	КР1533ЛП16	КР1533ЛП17
$I_{пот,мА} \leq$	14	14
$I_{вх,мА}^0 \leq$	-0,1	-0,1
$I_{вх,мА}^1 \leq$	0,02	0,02
$I_{вых,мА}^0 \leq$	24	24
$I_{вых,мА}^1 \leq$	-15	—
$I_{ут.вых,мА} \leq$	—	0,1
$U_{вых,В}^0 \leq$ при $I_{вых}^0=12 мА$	0,4	0,4
$U_{вых,В}^0 \leq$ при $I_{вых}^0=24 мА$	0,5	0,5
$U_{вых,В}^1 \geq$ при $I_{вых}^1=-0,4 мА$	2,5	—

Продолжение таблицы

Параметр	КР1533ЛП16	КР1533ЛП17
$U_{\text{вых}}^1, \text{В} \geq$ при $I_{\text{вых}}^1 = -15 \text{ мА}$	2,0	—
$t_{\text{зд.р.нс}}^{1,0} \leq$	8	12
$t_{\text{зд.р.нс}}^{0,1} \leq$		30

Параметр	КР531АП2	Параметр	КР531АП2
$I_{\text{пот.}} \text{ мА} \leq$	135	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 20 \text{ мА}$	0,5
$I_{\text{вх}}^0, \text{мА} \leq$	$ -0,15 $	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 60 \text{ мА}$	0,7
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	$t_{\text{зд.р.нс}}^{1,0} \leq$	40
$I_{\text{вых}}^1 (\text{DO}), \text{мА} \leq$	$ -0,35 $	$t_{\text{зд.р.нс}}^{0,1} \leq$	45
$I_{\text{вых}}^1 (\text{DB}), \text{мА} \leq$	$ -0,4 $		

Параметр	КР531АП3	К555АП3	КР1533АП3	КР1533АП14
$I_{\text{пот.}} \text{ мА} \leq$	150	50	25	33
$I_{\text{вх}}^0 (\text{OE}), \text{мА} \leq$	$ -2 $	$ -0,2 $	$ -0,1 $	$ -0,1 $
$I_{\text{вх}}^0 (\text{DI}), \text{мА} \leq$	$ -0,4 $	$ -0,2 $	$ -0,1 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	0,05	0,02	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	64	24	12	12
$I_{\text{вых}}^1, \text{мА} \leq$	$ -15 $	$ -15 $	$ -15 $	$ -15 $
$I_{\text{вых. выкл.}} \text{ мА} =$	$-0,05+0,05$	$-0,02+0,02$	$-0,02+0,02$	$-0,02+0,02$
$U_{\text{вых}}^0, \text{В} \leq$	0,55	0,5	0,4	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4*	2,4*	2,4*	2,4*
$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	7	18	9	13
$t_{\text{зд.р.нс}}^{3,0(1)} \leq$	15	30	18	25
$t_{\text{зд.р.нс}}^{0(1),3} \leq$	28	45	40	40

Примечание.

* При $I_{\text{вых}}^1 = -15 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,0 \text{ В}$, значение же 2,4 В приведено для $I_{\text{вых}}^1 = -3 \text{ мА}$.

Параметр	КР531АП4	К555АП4	КР1533АП4	КР1533АП5
$I_{\text{пот}}, \text{мА} \leq$	180	54	30	27
$I_{\text{вх}}^0 (\text{OE}), \text{мА} \leq$	$ -2 $	$ -0,2 $	$ -0,1 $	$ -0,1 $
$I_{\text{вх}}^0 (\text{DI}), \text{мА} \leq$	$ -0,4 $	$ -0,2 $	$ -0,1 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	0,02	0,02	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	64	24	12	12
$I_{\text{вых}}^1, \text{мА} \leq$	$ -15 $	$ -15 $	$ -15 $	$ -15 $
$I_{\text{вых.выкл}}, \text{мА} \approx$	$-0,05+0,05$	$-0,02+0,02$	$-0,02+0,02$	$-0,02+0,02$
$U_{\text{вых}}^0, \text{В} \leq$	0,55	0,5	0,4	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4*	2,4*	2,4*	2,4*
$t_{1,0(01)}$ зд.р.нс \leq	9	18	11	12
$t_{3,0(1)}$ зд.р.нс \leq	15	30	21	23
$t_{0(1),3}$ зд.р.нс \leq	28	45	40	40

Примечание.

* При $I_{\text{вых}}^1 = -15 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,0 \text{ В}$, значение же 2,4 В приведено для $I_{\text{вых}}^1 = -3 \text{ мА}$.

Параметр	К555АП5	КР1533АП5	К555АП6	КР1533АП9
$I_{\text{пот}}, \text{мА} \leq$	54	27	95	43
$I_{\text{вх}}^0, \text{мА} \leq$	$ -0,2 $	$ -0,1 $	$ -0,2 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02	0,02	0,02
$I_{\text{вых}}^0, \text{мА} \leq$	24	12	24	12
$I_{\text{вых}}^1, \text{мА} \leq$	$ -15 $	$ -15 $	$ -15 $	$ -15 $
$I_{\text{вых.выкл}}, \text{мА} \approx$	$-0,02+0,02$	—	$-0,02+0,02$	$-0,02+0,02$
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4*	2,4*	2,4*	2,4*
$t_{1,0(0,1)}$ зд.р.нс \leq	18	10	18	11
$t_{3,0(1)}$ зд.р.нс \leq	30	20	40	24
$t_{0(1),3}$ зд.р.нс \leq	45	40	45	40

Примечание.

* При $I_{\text{вых}}^1 = -12 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,0 \text{ В}$, значение же 2,4 В приведено для $I_{\text{вых}}^1 = -3 \text{ мА}$.


Параметр	К555ИП6	КР1533ИП6	К555ИП7	КР1533ИП7	КР1533АП16
$I_{\text{пот}}, \text{мА} \leq$	50	22	54	30	48
$I_{\text{вх}}^0, \text{мА} \leq$	$ -0,2 $	$ -0,1 $	$ -0,2 $	$ -0,1 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02	0,02	0,02	0,02
$I_{\text{вых}}^0, \text{мА}$	24	12	24	12	12
$I_{\text{вых}}^1, \text{мА} \leq$	$ -15 $	$ -15 $	$ -15 $	$ -15 $	$ -15 $
$I_{\text{вых. выкл.}}, \text{мА} =$	$-0,2 + 0,04$	—	—	—	$-0,02 + 0,02$
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 12 \text{ мА}$	0,4	0,4	0,4	0,4	0,4
$U_{\text{вых}}^1, \text{В} \geq$ при $I_{\text{вых}}^1 = -3 \text{ мА}$	2,4*	2,4*	2,4*	2,4*	2,4*
$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	18	11	18	11	13
$t_{\text{зд.р.нс}}^{3,0(1)} \leq$	30	21	30	20	25
$t_{\text{зд.р.нс}}^{01,3} \leq$	41	38	43	38	40

Примечание:

* При $I_{\text{вых}}^1 = -15 \text{ мА}$ $U_{\text{вых}}^1 \geq 2,0 \text{ В}$.

Параметр	К155ЛН6	Параметр	К155ЛН6
$I_{\text{пот}}, \text{мА} \leq$	59	$I_{\text{вых}}^1, \text{мА} \leq$	5,2
$I_{\text{вых}}^0, \text{мА} \leq$	32	$t_{\text{зд.р.сп.нс}} \leq$	11

4.6. ШИФРАТОРЫ, ДЕШИФРАТОРЫ И ДЕМУЛЬТИПЛЕКСОРЫ




Восьмеричный шифратор приоритетов
133-, 155-, 533-, 555ИВ1
(8 — общ., 16 — +5 В).

Выходной сигнал шифратора G является сигналом наличия возбужденных информационных разрядов. Так как активным уровнем в ИС является низкий, то G следует понимать как сигнал присутствия на входе хотя бы одного логического «0». Указанный сигнал может быть использован для разрешения работы последующих узлов, выходной код шифратора для которых является входным. Сигнал EO напротив является сигналом отсут-

ствия возбужденных разрядов и при каскадировании играет роль разрешающего для смежного каскада. В целом работа ИС описывается таблицей истинности.

Таблица истинности ИВ1

\bar{E}	\bar{I}_7	\bar{I}_6	\bar{I}_5	\bar{I}_4	\bar{I}_3	\bar{I}_2	\bar{I}_1	\bar{I}_0	A_2	A_1	A_0	G	\bar{EO}
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	1	1	0	1	1	1	0	1
0	1	1	1	1	1	0	x	x	1	0	1	0	1
0	1	1	1	1	0	x	x	x	1	0	0	0	1
0	1	1	1	0	x	x	x	x	0	1	1	0	1
0	1	1	0	x	x	x	x	x	0	1	0	0	1
0	1	0	x	x	x	x	x	x	0	0	1	0	1
0	0	x	x	x	x	x	x	x	0	0	0	0	1



Восьмеричный шифратор приоритетов с третьим состоянием выхода
533-, 555ИВ2
(8 — общ., 16 — +5 В).

ИС отличается от ИВ1 лишь наличием высокоимпедансного состояния выхода, в которое он переходит в двух случаях. В первом случае при $\bar{E}=1$ независимо от состояния информационного входа и во втором случае при отсутствии возбужденных информационных разрядов уже при $\bar{E}=0$.

Двоично-десятичный шифратор приоритетов


533-, 555ИВ3

(8 — общ., 16 — +5 В).

Принцип действия ИС иллюстрируется таблицей истинности.

Таблица истинности ИВ3

$\overline{I8}$	$\overline{I7}$	$\overline{I6}$	$\overline{I5}$	$\overline{I4}$	$\overline{I3}$	$\overline{I2}$	$\overline{I1}$	$\overline{I0}$	$\overline{A3}$	$\overline{A2}$	$\overline{A1}$	$\overline{A0}$
1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	0	1	1	1	0
1	1	1	1	1	1	1	0	x	1	1	0	1
1	1	1	1	1	1	0	x	x	1	1	0	0
1	1	1	1	1	0	x	x	x	1	0	1	1
1	1	1	1	0	x	x	x	x	1	0	1	0
1	1	1	0	x	x	x	x	x	1	0	0	1
1	1	0	x	x	x	x	x	x	1	0	0	0
1	0	x	x	x	x	x	x	x	0	1	1	1
0	x	x	x	x	x	x	x	x	0	1	1	0



Двоично-десятичный дешифратор для управления индикаторной лампой тлеющего разряда с холодным катодом

133-, 155ИД1


(12 — общ., 5 — +5 В).

Выход ИС образуют десять высоковольтных транзисторов с открытыми коллекторами и принимающими ток нагрузки не более 7 мА. Катоды индикаторных ламп ИН-4, ИН-12, ИН-14 или ИН-16 подключаются к выходу непосредственно (см. схему), однако напряжение на закрытом выходе следует ограничить на уровне 60 В. С этой целью в схему введена линияка ограничительных диодов с допустимым обратным напряжением не менее 60 В и анодный резистор $R1$. Задаёт напряжение ограничения делитель $R2, R3$.

Номер активизируемого выхода ИС определяется в соответствии с таблицей.


Таблица активизированных выходов ИД1

D18	D14	D12	D11	Выход
0	0	0	0	0
0	0	0	1	1




Продолжение таблицы

DI8	DI4	DI2	DI1	Выход
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9



Сопряжение индикатора ИИ-16 с дешифратором ИД1

ИД3



Дешифратор/демультиплексор
(4×16 — полный дешифратор)

133-, 155-, 533-, 153ЗИД3

(12 — общ., 24 — +5 В).


Наличие разрешающих входов $E1$, $E2$ позволяет использовать ИС и в режиме демультиплексирования. Для чего на один из входов E подают информационный сигнал, а на вход DI адресный код. На свободном входе E следует установить уровень логического «0», так как сигнал разрешения в ИС вырабатывается при $\overline{E1} \& \overline{E2} = 1$.

Активным выходным уровнем является низкий. Номер активизируемого выхода определяется в соответствии с таблицей.

Таблица активизированных выходов ИД3

$\overline{E1}$	$\overline{E2}$	D18	D14	D12	D11	Выход
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	2
0	0	0	0	1	1	3
0	0	0	1	0	0	4
0	0	0	1	0	1	5
0	0	0	1	1	0	6
0	0	0	1	1	1	7
0	0	1	0	0	0	8
0	0	1	0	0	1	9
0	0	1	0	1	0	10
0	0	1	0	1	1	11
0	0	1	1	0	0	12
0	0	1	1	0	1	13
0	0	1	1	1	0	14
0	0	1	1	1	1	15
0	1	x	x	x	x	На
1	0	x	x	x	x	всех
						выхо-
						дах
						лог.
						1
1	1	x	x	x	x	

ИД4



Два дешифратора/демультиплексора
(2×4 — полные дешифраторы)

133-, 155-, 533-, 555-, 1533ИД4


(8 — общ., 16 — +5 В).

ИС представляет собой два дешифратора с объединенными информационными $D1$ и отдельными разрешающими E, G входами. Причем последние отличаются по логике управления. Так, если разрешение для верхней части схемы (см. таблицу истинности) задается условием $\overline{E1} \& \overline{E2} = 1$, то для нижней $\overline{G1} \& \overline{G2} = 1$. Отмеченное позволяет путем попарного соединения разрешающих входов реализовать один дешифратор 3×8 (см. схему), где объединенные входы $E1$ и $G2$

играют роль стробирующего входа, а входы $D1$ и объединенные $E2$ с $G1$ роль информационного трехразрядного входа. С другой стороны, если на синтезированный стробирующий вход подадим информацию, а на информационный вход — адресный код, то получим демультиплексор 1×8 .

Таблица истинности ИД4

DI2	DI1	$\bar{E}1$	E2	D000	D001	D002	D003
x	x	1	x	1	1	1	1
0	0	0	1	0	1	1	1
0	1	0	1	1	0	1	1
1	0	0	1	1	1	0	1
1	1	0	1	1	1	1	0
x	x	x	0	1	1	1	1




Объединение входов ИД4 для организации дешифратора 3×8 (демультиплексора 1×8)

Таблица истинности ИД4

DI2	DI1	$\bar{G}1$	$\bar{G}2$	D010	D011	D012	D013
x	x	x	1	1	1	1	1
0	0	0	0	0	1	1	1
0	1	0	0	1	0	1	1
1	0	0	0	1	1	0	1
1	1	0	0	1	1	1	0
x	x	1	x	1	1	1	1

ИД5




Два дешифратора/демультиплексора (2×4 — полные дешифраторы) с открытым коллекторным выходом

533-, 555ИД5

(8 — общ., 16 — +5 В).

ИС отличается от ИД4 лишь наличием выходных каскадов с открытыми коллекторами.

ИД6



Двоично-десятичный дешифратор (4×10) — преобразователь двоично-десятичного кода в десятичный

533-, 555ИД6

(8 — общ., 16 — +5 В).

См. таблицу истинности для ИД1.

Дешифратор/демультимплексор (3×8)
530-, 531-, 533-, 555-, 1533ИД7
(8 — общ., 16 — +5В)

Принцип действия дешифратора иллюстрируется таблицей активизированных выходов.

ИД7





Таблица активизированных выходов ИД7

D14	D12	D11	$\bar{E}1$	$\bar{E}2$	E3	Выход
0	0	0	0	0	1	0
0	0	1	0	0	1	1
0	1	0	0	0	1	2
0	1	1	0	0	1	3
1	0	0	0	0	1	4
1	0	1	0	0	1	5
1	1	0	0	0	1	6
1	1	1	0	0	1	7
x	x	x	0	x	x	На всех вы- ходах лог. «1»
x	x	x	x	1	x	
x	x	x	x	x	0	

В режиме демультимплексирования адресный код подают на вход DI , а один из входов E используют как информационный. При этом, на два других разрешающих входа подают логические уровни, при которых выполняется равенство $\bar{E}1 \& \bar{E}2 \& E3 = 1$, в предположении, что на произвольно выбранном информационном входе установлена логическая «1». Например, если выбрать в качестве информационного входа $E3$, то на входы $E1$ и $E2$ следует подать уровни логических «0».

ИД8




Дешифратор для управления неполной светодиодной матрицей 7×5

155ИД8


(12 — общ., 24 — +5 В).

Неполная матрица 7×5 имеет вид, показанный на рисунке, и строится на дискретных светодиодах, имеющих удовлетворительную силу света при прямом токе $I_{пр} \approx 10$ мА (для КМ155ИД8Б $I_{пр} = 15$ мА).

Квадратиками в матрице показаны положения светодиодов, адрес которых задается



двухкоординатно. Соответственно, в поле выходов графического обозначения ИС показаны адреса включаемых излучателей. Часть светодиодов в матрице соединяется последовательно: 00 с 04, 01 с 02, 03 с 63, 13 с 23, 14 с 24, 43 с 53, 44 с 54, 60 с 64, 61 с 62. Управление такой матрицей от ИД8 позволяет высветить десятичные цифры от 0 до 9 (при входном двоичном коде — десятичном эквиваленте этих цифр), а также знак «-» (при входном коде эквивалентном числу десять) и знак переполнения «Е» (при входном коде эквивалентном числу одиннадцать). Поступление на вход *DI* двоичных кодов других чисел приводит к гашению матрицы.




Дешифратор для управления неполной светодиодной матрицей 7×4
155ИД9

(12 — общ., 24 — +5 В).

Структура неполной матрицы 7×4 представлена на рисунке. Матрица, подобно рассмотренной выше неполной матрице, состоит из дискретных светоизлучающих диодов, рассчитанных на прямой ток ≈ 10 мА. Затемненными


квадратиками показаны светодиоды, соединенные последовательно и включаемые одновременно. Адресация и управление в настоящем примере аналогичны ИД8 и соответствующей матрице с учетом измененной конфигурации.

Несложно видеть, что положения последовательно соединенных излучателей напоминают компоновку семисегментных индикаторов. Указанное обстоятельство позволяет, используя только выходы 01, 10, 13, 31, 40, 43 и 61, управлять еще и семисегментными индикаторами типа АЛС324Б (см. схему):



Сопряжение ИД9 со светодиодным семисегментным индикатором АЛС324Б

ИД10



Двоично-десятичный дешифратор (4×10) — преобразователь двоично-десятичного кода в десятичный с открытым коллекторным выходом

133-, 155-, 533-, 555ИД10
(8 — общ., 16 — +5 В).

См. таблицу истинности для ИД1.

Дешифратор (3×8) с открытым эмиттерным выходом для управления светодиодной шкалой с заполнением

155ИД11


(8 — общ., 16 — +5 В).


Дешифратор ИД11 применяется совместно с линейной светоизлучающей шкалой типа ЗЛС345А, содержащей восемь светодиодов с объединенными катодами. Прямой ток светодиодов составляет 12 мА.

Число светящихся точек на шкале определяется двоичным кодом, поступающим на вход *DI*. В показанной таблице истинности число логических «1» на выходе дешифратора и является числом включенных светодиодов. Нормальный режим дешифратора при $\bar{E}=0$ и $P0=1$ иллюстрируется с первой по восьмую строками таблицы. В случае $\bar{E}=P0=1$ дешифратор переводится в режим гашения и на выходе переноса *P1* устанавливается уровень логической «1». Засветка всей шкалы

происходит при $P0=0$, независимо от состояния других входов. Последние два режима необходимы при каскадировании дешифраторов, когда требуется расширить шкалу. В этом случае дешифраторы соединяют по приведенной схеме, добавляя инвертор, вход которого служит старшим информационным разрядом. При поступлении на информационный вход двоичных кодов чисел от 0 до 7 активизируется только верхний по схеме дешифратор, т.к. на входе \bar{E} нижнего будет присутствовать уровень логической «1» вводящий его в режим гашения. Начиная с числа 8, на входе *E* нижнего по схеме дешифратора устанавливается логический «0», в связи с чем такой же уровень появится на его выходе *P1*. При этом на управляющих входах верхнего дешифратора имеем $\bar{E}=P0=0$, что, как видно из таблицы истинности, приводит к включению всей линейки. В данном примере, когда шкала состоит из двух линеек, засветятся первые восемь точек от начала

ИД11, ИД13





Каскадное соединение ИД11 для управления шестнадцатипозиционной шкалой из двух светодиодных линеек

шкалы, которые будут включены до тех пор, пока на информационный вход поступают числа не менее 8. Одновременно в режим нормальной индикации переключается нижний дешифратор, функции которого в рассматриваемой структуре заключаются в формировании светящегося дополнения к постоянно включенным первым восьми светодиодам.

Таблица истинности ИД11

\bar{E}	PO	DI4	DI2	DI1	Выходы								PI		
					0	1	2	3	4	5	6	7			
0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	1	1	1	0	0	0	0	0	0	0	0	0
0	1	0	1	0	1	1	1	0	0	0	0	0	0	0	0
0	1	0	1	1	1	1	1	1	0	0	0	0	0	0	0
0	1	1	0	0	1	1	1	1	1	1	0	0	0	0	0
0	1	1	0	1	1	1	1	1	1	1	1	0	0	0	0
0	1	1	1	0	1	1	1	1	1	1	1	1	0	0	0
0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0
1	1	x	x	x	0	0	0	0	0	0	0	0	0	0	1
x	0	x	x	x	1	1	1	1	1	1	1	1	1	1	0

Дешифратор (3×8) с открытым эмиттерным выходом для управления светодиодной шкалой с двумя перемещающимися светящимися точками

155ИД13


(8 — общ., 16 — +5 В).

Дешифратор ИД13 в отличие от ИД11, управляя такой же светоизлучающей шкалой, формирует две светящиеся точки, положение которых задается двоичным кодом на входе DI . Работа дешифратора полностью описывается таблицей истинности, первые восемь строк которой относятся к нормальному режиму преобразования. Две последние строки определяют условия каскадирования.

Таблица истинности ИД13


\bar{E}	$P0$	$DI4$	$DI2$	$DI1$	Выходы								$P1$	
					0	1	2	3	4	5	6	7		
0	1	0	0	0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	1	1	1	0	0	0	0	0	0	0	1
0	1	0	1	0	0	1	1	0	0	0	0	0	0	1
0	1	0	1	1	0	0	1	1	0	0	0	0	0	1
0	1	1	0	0	0	0	0	1	1	0	0	0	0	1
0	1	1	0	1	0	0	0	0	1	1	0	0	0	1
0	1	1	1	0	0	0	0	0	0	1	1	0	0	1
0	1	1	1	1	0	0	0	0	0	0	1	1	0	1
1	1	x	x	x	0	0	0	0	0	0	0	0	0	1
1	0	x	x	x	0	0	0	0	0	0	0	0	1	1

Так, при $\bar{E}=P0=1$ шкала гаснет, а при $\bar{E}=1$ и $P0=0$ высвечивается только одна крайняя правая точка, отвечающая наибольшему входному коду. При каскадном соединении, в случае управления шестнадцатипозиционной шкалой (см. схему) или для входных чисел не больше



Каскадное соединение ИД13 для управления шестнадцатипозиционной шкалой из двух светодiodных линеек

7 функционирует верхний дешифратор схемы (т.к. $I_8=0$) и две светящиеся точки перемещаются вдоль первой линейки. Для входного двоичного кода, отвечающего десятичным числам от 8 до 15, $I_8=1$, и в нормальный режим входит нижний по схеме дешифратор, ранее находившийся в режиме гашения. Причем следует отметить, что реакция на цифру 8 характеризуется участием в высвечивании одновременно двух дешифраторов: верхний включает крайнюю правую точку в I линейке, а нижний — крайнюю левую во II линейке. Это единственная ситуация, когда на вход переноса P_0 верхнего дешифратора передается уровень логического «0» и следовательно активизируются два дешифратора.



Дешифратор (3×8) с открытым эмиттерным выходом для управления светодиодной шкалой с одной перемещающейся точкой

155ИД12

(8 — общ., 16 — +5 В).

ИС служит для управления линейной светоизлучающей шкалой типа ЗЛС345А (см. также ИД11, ИД13), положение светящейся точки, на которой

определяется двоичным кодом, поданным на вход D_1 .

Работа дешифратора иллюстрируется таблицей истинности.

Таблица истинности ИД12

\bar{E}	D14	D12	D11	Выходы,								
				0	1	2	3	4	5	6	7	
0	0	0	0	1	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0
0	1	1	1	0	0	0	0	0	0	0	0	1
1	x	x	x	0	0	0	0	0	0	0	0	0


Два дешифратора/демультиплектора (2×4 — полные дешифраторы)

530-, 531ИД14

(8 — общ., 16 — +5 В).

Работа дешифраторов иллюстрируется таблицей истинности.

ИД14



В режиме демультиплексирования адресный код подают на вход *DI*, а вход *E* используют как информационный.

Таблица истинности ИД14

DI2	DI1	\bar{E}	$\overline{DO0}$	$\overline{DO1}$	$\overline{DO2}$	$\overline{DO3}$
x	x	1	1	1	1	1
0	0	0	0	1	1	1
0	1	0	1	0	1	1
1	0	0	1	1	0	1
1	1	0	1	1	1	0

ИД15

Двоично-десятичный дешифратор с открытым коллекторным выходом для управления светодиодной шкалой с одной перемещающейся точкой 133-, 155ИД15

(8 — общ., 16 — +5 В).

ИС может использоваться для обслуживания линейки светодиодов с объединенными анодами типа АЛС317В и другими, рассчитанными на прямой ток, равный 12 мА. Способ применения дешифратора поясняется таблицей истинности.


Таблица истинности ИД15

BI	E1	E2	DI8	DI4	DI2	DI1	\bar{A}	\bar{B}	Выходы					
									0	1	2	3	4	
1	1	1	0	0	0	0	1	0	0	1	1	1	1	1
1	1	1	0	0	0	1	0	1	0	1	1	1	1	1
1	1	1	0	0	1	0	1	0	1	0	1	1	1	1
1	1	1	0	0	1	1	0	1	1	0	1	1	1	1
1	1	1	0	1	0	0	1	0	1	1	0	1	1	1
1	1	1	0	1	0	1	0	1	1	1	0	1	1	1
1	1	1	0	1	1	0	1	0	1	1	1	0	1	1
1	1	1	0	1	1	1	0	1	1	1	1	0	1	1
1	1	1	1	0	0	0	1	0	1	1	1	1	1	0
1	1	1	1	0	0	1	0	1	1	1	1	1	1	0

Продолжение таблицы

B1	E1	E2	D18	D14	D12	D11	\bar{A}	\bar{B}	Выходы				
									0	1	2	3	4
1	0	1	x	x	x	x	0	0	1	1	1	1	1
0	1	1	x	x	x	x	0	0	1	1	1	1	1
1	1	0	x	x	x	x	1	1	0	0	0	0	0

ИД16



Двоично-десятичный дешифратор с открытым эмиттерным выходом для управления светодиодной шкалой с одной перемещающейся точкой


13ЗИД16

(8 — общ., 16 — +5 В).

ИС может использоваться для обслуживания линейки светодиодов с объединенными катодами типа АЛС317А и другими, рассчитанными на прямой ток, равный 12 мА. Способ применения дешифратора поясняется таблицей истинности.

Таблица истинности ИД16

B1	E1	E2	D18	D14	D12	D11	\bar{A}	\bar{B}	Выходы				
									0	1	2	3	4
1	1	1	0	0	0	0	0	1	1	0	0	0	0
1	1	1	0	0	0	1	1	0	1	0	0	0	0
1	1	1	0	0	1	0	0	1	0	1	0	0	0
1	1	1	0	0	1	1	1	0	0	1	0	0	0
1	1	1	0	1	0	0	0	1	0	0	1	0	0
1	1	1	0	1	0	1	1	0	0	0	1	0	0
1	1	1	0	1	1	0	0	1	0	0	0	1	0
1	1	1	0	1	1	1	1	0	0	0	0	1	0
1	1	1	1	0	0	0	0	1	0	0	0	0	1
1	1	1	1	0	0	1	1	0	0	0	0	0	1
1	0	1	x	x	x	x	1	1	0	0	0	0	0
0	1	1	x	x	x	x	1	1	0	0	0	0	0
1	1	0	x	x	x	x	0	0	1	1	1	1	1



Дешифратор-преобразователь двоично-десятичного кода в семисегментный 533-, 555ИД18 (8 — общ., 16 — +5 В).

ИС предназначена для управления семисегментными светодиодными индикаторам с объединенными анодами типа АЛС324В. Структура дешифратора-преобразователя позволяет

обеспечить несколько функций управления. Первая из них — обычное преобразование двоично-десятичного кода в семисегментный реализуется при $LT=RBI=0$ и иллюстрируется с первой по шестнадцатую строками таблицы истинности. В этом режиме вывод BI/RBO является входом, на котором устанавливают либо уровень логической «1», либо его оставляют свободным. Для гашения индикаторов на вход BI/RBO достаточно подать уровень логического «0», а состояния других входов при этом могут быть произвольными. Следующий режим — это режим бланкирования, который реализуется при $LT=1$ и $RBI=0$. В этом режиме вывод BI/RBO является выходом, на котором появляется уровень логического «0», если на входе DI присутствует нуль. При этом все сегменты индикатора гаснут. В то же время при поступлении на вход DI любого одноразрядного десятичного числа отличного от нуля, дешифратор выполняет обычные функции преобразования с высвечиванием. Такое селективное гашение обеспечивает выключение светящихся нулей в старших значащих разрядах многоразрядных десятичных чисел. В этом случае выход BI/RBO дешифратора старших разрядов соединяют со входом RBI дешифратора разрядов с меньшим весом, выход BI/RBO которого соединяют со входом RBI следующего дешифратора и т.д.

Для контроля работоспособности индикаторов введена еще одна функция — принудительное высвечивание всех сегментов (последняя строка таблицы истинности). В данном режиме $LT=0$, а вывод BI/RBO используется подобно тому, как он был задействован в режиме обычного преобразования.


Таблица истинности ИД18

Код	Входы						BI/RBO	Выходы						
	LT	RBI	DI8	DI4	DI2	DI1		G	F	E	D	C	B	A
0	1	1	0	0	0	0	1	1	0	0	0	0	0	0

Продолжение таблицы

Код	Входы						BI/RBO	Выходы						
	LT	RBI	DI8	DI4	DI2	DI1		G	F	E	D	C	B	A
1	1	1	0	0	0	1	1	1	1	1	1	0	0	1
2	1	1	0	0	1	0	1	0	1	0	0	1	0	0
3	1	1	0	0	1	1	1	0	1	1	0	0	0	0
4	1	1	0	1	0	0	1	0	0	1	1	0	0	1
5	1	1	0	1	0	1	1	0	0	1	0	0	1	0
6	1	1	0	1	1	0	1	0	0	0	0	0	1	0
7	1	1	0	1	1	1	1	1	1	1	1	0	0	0
8	1	1	1	0	0	0	1	0	0	0	0	0	0	0
9	1	1	1	0	0	1	1	0	0	1	0	0	0	0
10	1	1	1	0	1	0	1	0	1	0	0	1	1	1
11	1	1	1	0	1	1	1	0	1	1	0	0	1	1
12	1	1	1	1	0	0	1	0	0	1	1	1	0	1
13	1	1	1	1	0	1	1	0	0	1	0	1	1	0
14	1	1	1	1	1	0	1	0	0	0	0	1	1	1
15	1	1	1	1	1	1	1	1	1	1	1	1	1	1
BI/RBO	x	x	x	x	x	x	0	1	1	1	1	1	1	1
RBI	1	0	0	0	0	0	0	1	1	1	1	1	1	1
LT	0	x	x	x	x	x	1	0	0	0	0	0	0	0

ИД19




Дешифратор/демультимплексор (4×16 — полный дешифратор) с открытым коллекторным выходом 53ЗИД19

(12 — общ., 24 — +5 В).

ИС отличается от ИД3 лишь наличием выходных каскадов с открытыми коллекторами.

ПП4



Преобразователь двоично-десятичного кода в семисегментный 133ПП4

(8 — общ., 16 — +5 В).

ИС служит для управления светодиодными индикаторами с объединенными катодами типа АЛС324А, сегменты которых подключаются ИС согласно приведенной схеме. Вход В1 является бланкирующим: при В1=0 индикаторы гаснут. Выбором частоты гашения возможно и импульсное управление яркостью свечения.

Параметры при T=+25°C

Параметр	К155ИВ1	К555ИВ1	К555ИВ2	К555ИВ3
$I_{пот}, \text{мА} \leq$	60	20	25	20
$i_{вх}^0, \text{мА} \leq$	-1,6	-0,8	-0,8	-0,4
$I_{вх}^1, \text{мА} \leq$	0,04	0,04	0,04	0,02
$I_{вых-выкл}, \text{мА} =$	—	—	-0,02 + 0,02	—
$U_{вых}^0, \text{В} \leq$	0,4	0,5	0,5	0,5
$U_{вых}^1, \text{В} \geq$	2,4	2,7	2,7	2,7

Продолжение таблицы

Параметр	К155ИВ1	К555ИВ1	К555ИВ2	К555ИВ3
$t_{зд.р(I-A),нс}^{10}$	25	29	41	29
$t_{зд.р(E-G,EO),нс}^{10}$	15	36		—
$t_{зд.р(I-A),нс}^{01}$	30		21	39
$t_{зд.р(E-G,EO),нс}^{01}$	12	—		

Параметр	К155ИД1	Параметр	К155ИД1
$I_{пот,мА} \leq$	25	$U_{вых,В}^0 \leq$	2,5
$I_{вх,мА}^0 \leq$	-3,2	$U_{вых,В} \leq$	60
$I_{вх,мА}^1 \leq$	0,08		

Параметр	К155ИД3	КР1533ИД3	Параметр	К155ИД3	КР1533ИД3
$I_{пот,мА} \leq$	56	15	$t_{зд.р(DI-DO),нс}^{1,0}$	33	33
$I_{вх,мА}^0 \leq$	-1,6	-0,2	$t_{зд.р(E-DO),нс}^{1,0}$	27	32
$I_{вх,мА}^1 \leq$	0,04	0,02	$t_{зд.р(DI-DO),нс}^{0,1}$	36	36
$U_{вых,В}^0 \leq$	0,4	0,4	$t_{зд.р(E-DO),нс}^{0,1}$	30	30
$U_{вых,В}^1 \geq$	2,4	2,5			

Параметр	К155ИД4	К555ИД4	КР1533ИД4
$I_{пот,мА} \leq$	40	10	7
$I_{вх,мА}^0 \leq$	-1,6	-0,36	-0,2
$I_{вх,мА}^1 \leq$	0,04	0,02	0,02
$U_{вых,В}^0 \leq$	0,4	0,5	0,4
$U_{вых,В}^1 \geq$	2,4	2,7	2,5
$t_{зд.р(E-DO),нс}^{1,0}$	30	30	32
$t_{зд.р(G-DO),нс}^{1,0}$	27		
$t_{зд.р(A-DO),нс}^{1,0}$	32		
$t_{зд.р(E-DO),нс}^{0,1}$	24	27	
$t_{зд.р(G-DO),нс}^{0,1}$	20	15	
$t_{зд.р(A-DO),нс}^{0,1}$	32	26	

Параметр	К555ИД5	К555ИД6	Параметр	К555ИД5	К555ИД6
$I_{\text{пот}}, \text{мА} \leq$	10	13	$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5
$I_{\text{вх}}^0, \text{мА} \leq$	-0,4	-0,4	$U_{\text{вых}}^1, \text{В} \geq$	—	2,7
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02	$t_{\text{зд.р.нс}}^{1,0} \leq$	51	30
$I_{\text{вых}}^0, \text{мА} \leq$	-0,1	—	$t_{\text{зд.р.нс}}^{0,1} \leq$	46	

Параметр	КР53ИД7	К555ИД7	КР1533ИД7
$I_{\text{пот}}, \text{мА} \leq$	74	9,7	10
$I_{\text{вх}}^0, \text{мА} \leq$	-2	-0,34	-0,1
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	0,003	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,48	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,9	2,5
$t_{\text{зд.р}}^{1,0}(\text{D1-DO}), \text{нс} \leq$	12	41	18
$t_{\text{зд.р}}^{1,0}(\text{E-DO}), \text{нс} \leq$	11	38	17
$t_{\text{зд.р}}^{0,1}(\text{D1-DO}), \text{нс} \leq$	12	27	22
$t_{\text{зд.р}}^{0,1}(\text{E-DO}), \text{нс} \leq$	11	26	17

Параметр	КМ155ИД8	КМ155ИД9	Параметр	КМ155ИД8	КМ155ИД9
$I_{\text{пот}}, \text{мА} \leq$	65	65	$I_{\text{ут.вых}}, \text{мА} \leq$	0,2	0,2
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-1,6	$U_{\text{вых}}^0, \text{В} -$	$1 + 4^{**}$	$1 + 4^{**}$
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04	$t_{\text{зд.р.нс}}^{1,0} \leq$	100	100
$I_{\text{н}}, \text{мА} \leq$	10*	10			

Примечания.

* Ток $I_{\text{н}}=10$ мА относится к КМ155ИД8А, у КМ155ИД8Б $I_{\text{н}}=15$ мА.** Для выходов нагруженных на один светодиод $U_{\text{вых}}^0=2,3 + 4$ В, для выходов нагруженных на два последовательно соединенных светодиода $U_{\text{вых}}^0=1 + 2,3$ В.

Параметр	К155ИД10	К555ИД10	Параметр	К155ИД10	К555ИД10
$I_{\text{пот}}, \text{мА} \leq$	70	13	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0=24$ мА	—	0,5
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-0,4	$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0=80$ мА	—	3,0
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,02	$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	50	50

Параметр	К155ИД11	К155ИД12	К155ИД13	К155ИД15
$I_{\text{пот}}, \text{мА} \leq$	140	60	70	50
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -1,6 $	$ -1,6 $	$ -1,6 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04	0,04	0,04
$I_{\text{ут. вых.}}, \text{мА} \leq$	$ -0,3 $	$ -0,3 $	$ -0,3 $	—
$U_{\text{вых.}}^0, \text{В} \leq$	0,4	0,4	0,4	—
$U_{\text{вых.}}^1, \text{В} =$	$1,4 + 2,2$	$1,4 + 2,2$	$1,4 + 2,2$	—
$t_{\text{зд.р.нс}}^{0,1} \leq$	50	50	50	—

Параметр	КР53ИД14	Параметр	КР53ИД14
$I_{\text{пот}}, \text{мА} \leq$	90	$t_{\text{зд.р}}^{1,0}(\text{DI-DO}), \text{нс} \leq$	12
$I_{\text{вх}}^0, \text{мА} \leq$	$ -2 $	$t_{\text{зд.р}}^{1,0}(\text{E-DO}), \text{нс} \leq$	10
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	$t_{\text{зд.р}}^{0,1}(\text{DI-DO}), \text{нс} \leq$	12
$U_{\text{вых.}}^0, \text{В} \leq$	0,5	$t_{\text{зд.р}}^{0,1}(\text{E-DO}), \text{нс} \leq$	8
$U_{\text{вых.}}^1, \text{В} \geq$	2,7		

Параметр	К555ИД18	Параметр	К555ИД18
$I_{\text{пот}}, \text{мА} \leq$	13	$I_{\text{вых.}}^1, \text{мА} \leq$	0,25
$I_{\text{вх}}^0(\text{DI, LT, RBI}), \text{мА} \leq$	$ -0,4 $	$U_{\text{вых.}}^0, \text{В} \leq$	0,5
$I_{\text{вх}}^1(\text{DI, LT, RBI}), \text{мА} \leq$	0,02	$U_{\text{вых.}}^1, \text{В} \geq$	2,4
$I_{\text{вх}}^0(\text{BI}), \text{мА} \leq$	$ -1,2 $	$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	100
$I_{\text{вых.}}^0, \text{мА} \leq$	$ -24 $		

4.7. МУЛЬТИПЛЕКСОРЫ

Шестнадцатиканальный инвертирующий стробируемый мультиплексор с адресным селектором



133-, 155КП1

(12 — общ., 24 — +5 В).

Функционирование ИС иллюстрируется таблицей истинности

Таблица истинности КП1

A8	A4	A2	A1	E	Выход
x	x	x	x	1	1
0	0	0	0	0	$\overline{D10}$
0	0	0	1	0	$\overline{D11}$
0	0	1	0	0	$\overline{D12}$
0	0	1	1	0	$\overline{D13}$
0	1	0	0	0	$\overline{D14}$
0	1	0	1	0	$\overline{D15}$
0	1	1	0	0	$\overline{D16}$
0	1	1	1	0	$\overline{D17}$
1	0	0	0	0	$\overline{D18}$
1	0	0	1	0	$\overline{D19}$
1	0	1	0	0	$\overline{D110}$
1	0	1	1	0	$\overline{D111}$
1	1	0	0	0	$\overline{D112}$
1	1	0	1	0	$\overline{D113}$
1	1	1	0	0	$\overline{D114}$
1	1	1	1	0	$\overline{D115}$



Четырехканальный двухразрядный стробируемый мультиплексор с адресным селектором

133-, 155-, 530-, 531-, 533-, 555-, 1533КП2

(8 — общ., 16 — +5 В).


В ИС предусмотрено раздельное стробирование по каждому из разрядов, что позволяет путем объединения выходов по ИЛИ синтезировать восьмиканальный одноразрядный мультиплексор (см. схему)

Логика ИС описывается приведенной таблицей истинности.

Таблица истинности КП2

A2	A1	$\overline{E0}$	$\overline{E1}$	DO1	DO0
x	x	1	1	0	0
0	0	0	1	0	DI00
0	1	0	1	0	DI01
1	0	0	1	0	DI02
1	1	0	1	0	DI03
0	0	0	0	DI10	DI00
0	1	0	0	DI11	DI01
1	0	0	0	DI12	DI02
1	1	0	0	DI13	DI03
0	0	1	0	DI10	0
0	1	1	0	DI11	0
1	0	1	0	DI12	0
1	1	1	0	DI13	0

КП5



Восьмиканальный инвертирующий мультиплексор с адресным селектором

133-, 155КП5

(7 — общ., 14 — +5 В).

См. таблицу истинности КП1 со второй по девятую строки.


Восьмиканальный стробируемый мультиплексор с адресным селектором

133-, 155-, 530-, 531-, 533-, 555-, 1533КП7


(8 — общ., 16 — +5 В).

См. таблицу истинности КП1 с первой по девятую строки.

КП7



КП11



Двухканальный четырехрядный мультиплексор с третьим состоянием выхода

530-, 531-, 533-, 555-, 1533КП11

(8 — общ., 16 — +5 В).

Функционирование ИС иллюстрируется таблицей истинности.

Таблица истинности КП11


A	\overline{OE}	DO3	DO2	DO1	DO0
x	1	z	z	z	z
0	0	DI30	DI20	DI10	DI00
1	0	DI31	DI21	DI11	DI01

Четырехканальный двухразрядный мультиплексор с адресным селектором и третьим состоянием выхода

531-, 533-, 555-, 1533КП12

(8 — общ., 16 — +5 В).

Структура ИС за счет отдельного управления выходами *DO* позволяет без труда преобразовать четырехканальный двухразрядный мультиплексор в одноразрядный восьмиканальный. Для этого разрядные выходы объединяют, а адресный код подают согласно приведенной схеме.




Преобразование КП12 в восьмиканальный одноразрядный мультиплексор

В целом логика работы ИС описывается таблицей истинности.

Таблица истинности КП12

A2	A1	$\overline{OE1}$	$\overline{OE0}$	DO1	DO0
x	x	1	1	z	z
0	0	1	0	z	DI00
0	1	1	0	z	DI01
1	0	1	0	z	DI02
1	1	1	0	z	DI03
0	0	0	0	DI10	DI00
0	1	0	0	DI11	DI01
1	0	0	0	DI12	DI02
1	1	0	0	DI13	DI03
0	0	0	1	DI10	z
0	1	0	1	DI11	z
1	0	0	1	DI12	z
1	1	0	1	DI13	z

КП13



Двухканальный четырехразрядный мультиплексор с запоминанием


533-, 555-, 1533КП13

(8 — общ., 16 — +5 В).

В структуру входят мультиплексор и четырехразрядный регистр, выходы которого и служат разрядными выходами ИС. Для фиксации данных в регистре используется инверсный динамический вход *C* (запись по отрицательному фронту).

Коммутирование согласно правилу для КП11 с учетом отсутствия высокоимпедансного состояния.

КП14




Двухканальный четырехразрядный инвертирующий мультиплексор с третьим состоянием выхода (см. табл. истинности)
530-, 531-, 533-, 555-, 1533КП14
(8 — общ., 16 — +5 В).

Таблица истинности КП14

A	\overline{OE}	$\overline{DO3}$	$\overline{DO2}$	$\overline{DO1}$	$\overline{DO0}$
x	1	z	z	z	z
0	0	$\overline{DI30}$	$\overline{DI20}$	$\overline{DI10}$	$\overline{DI00}$
1	0	$\overline{DI31}$	$\overline{DI21}$	$\overline{DI11}$	$\overline{DI01}$

КП15




Восьмиканальный мультиплексор с адресным селектором и третьим состоянием выхода (см. табл. истинности)
530-, 531-, 533-, 555-, 1533КП15
(8 — общ., 16 — +5 В).

Таблица истинности КП15

A4	A2	A1	\overline{OE}	DO
x	x	x	1	z
0	0	0	0	DI0
0	0	1	0	DI1
0	1	0	0	DI2
0	1	1	0	DI3
1	0	0	0	DI4
1	0	1	0	DI5
1	1	0	0	DI6
1	1	1	0	DI7

КП16



Двухканальный четырехразрядный стробируемый мультиплексор
531-, 533-, 555-, 1533КП16
(8 — общ., 16 — +5 В).

Функционирование ИС иллюстрируется таблицей истинности.

Таблица истинности КП16

A	\overline{E}	DO3	DO2	DO1	DO0
x	1	0	0	0	0
0	0	DI30	DI20	DI10	DI00
1	0	DI31	DI21	DI11	DI01

Четырехканальный двухразрядный инвертирующий мультиплексор с адресным селектором и третьим состоянием выхода

533-, 555-, 1533КП17



(8 — общ., 16 — +5 В).

Подобно КП12 настоящая ИС может быть преобразована в восьмиканальный одноразрядный мультиплексор.

Функционирование ИС иллюстрируется таблицей истинности.

Таблица истинности КП17

A2	A1	OE1	OE0	$\overline{DO1}$	$\overline{DO0}$
x	x	1	1	z	z
0	0	1	0	z	$\overline{DI00}$
0	1	1	0	z	$\overline{DI01}$
1	0	1	0	z	$\overline{DI02}$
1	1	1	0	z	$\overline{DI03}$
0	0	0	0	$\overline{DI10}$	$\overline{DI00}$
0	1	0	0	$\overline{DI11}$	$\overline{DI01}$
1	0	0	0	$\overline{DI12}$	$\overline{DI02}$
1	1	0	0	$\overline{DI13}$	$\overline{DI03}$
0	0	0	1	$\overline{DI10}$	z
0	1	0	1	$\overline{DI11}$	z
1	0	0	1	$\overline{DI12}$	z
1	1	0	1	$\overline{DI13}$	z



Двухканальный четырехразрядный инвертирующий стробируемый мультиплексор

531-, 555-, 1533КП18

(8 — общ., 16 — +5 В).

Функционирование ИС иллюстрируется таблицей истинности.

Таблица истинности КП18

A	\overline{E}	$\overline{DO3}$	$\overline{DO2}$	$\overline{DO1}$	$\overline{DO0}$
x	1	1	1	1	1
0	0	$\overline{DI30}$	$\overline{DI20}$	$\overline{DI10}$	$\overline{DI00}$
1	0	$\overline{DI31}$	$\overline{DI21}$	$\overline{DI11}$	$\overline{DI01}$

Четырехканальный двухразрядный инвертирующий стробируемый мультиплексор с адресным селектором


1533КП19

(8 — общ., 16 — +5 В).

ИС может быть преобразована в неинвертирующий восьмиканальный одноразрядный мультиплексор при объединении выходов по схеме ИСКЛЮЧАЮЩЕЕ ИЛИ (см. схему).

Управление адресным селектором аналогично КП2 и КП12.

В целом логика работы ИС описывается таблицей истинности.



Преобразование КП19 в неинвертирующий восьмиканальный одноразрядный мультиплексор

Таблица истинности КП19

A2	A1	$\overline{E1}$	$\overline{E0}$	$\overline{D01}$	$\overline{D00}$
x	x	1	1	1	1
0	0	1	0	1	$\overline{D100}$
0	1	1	0	1	$\overline{D101}$
1	0	1	0	1	$\overline{D102}$
1	1	1	0	1	$\overline{D103}$
0	0	0	0	$\overline{D110}$	$\overline{D100}$
0	1	0	0	$\overline{D111}$	$\overline{D101}$
1	0	0	0	$\overline{D112}$	$\overline{D102}$
1	1	0	0	$\overline{D113}$	$\overline{D103}$
0	0	0	1	$\overline{D110}$	1
0	1	0	1	$\overline{D111}$	1
1	0	0	1	$\overline{D112}$	1
1	1	0	1	$\overline{D113}$	1

Параметры при $T=+25^\circ\text{C}$

Параметр	К155КП1	К155КП5	Параметр	К155КП1	К155КП5
$I_{\text{пот}}, \text{мА} \leq$	68	43	$t_{\text{зд.р}}^{1,0}(\text{A-D0}), \text{нс} \leq$	33	33
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -1,6 $	$t_{\text{зд.р}}^{1,0}(\text{D1-D0}), \text{нс} \leq$	14	14
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04	$t_{\text{зд.р}}^{0,1}(\text{E-D0}), \text{нс} \leq$	24	—
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	$t_{\text{зд.р}}^{1,0}(\text{A-D0}), \text{нс} \leq$	35	35
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4	$t_{\text{зд.р}}^{1,0}(\text{D1-D0}), \text{нс} \leq$	20	20
$t_{\text{зд.р}}^{1,0}(\text{E-D0}), \text{нс} \leq$	30	—			

Параметр	К155КП2	КР531КП2	К555КП2	КР1533КП2
$I_{\text{пот}}, \text{мА} \leq$	60	70	9,7	14
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -2 $	$ -0,34 $	$ -0,1 $

Продолжение таблицы

Параметр	К155КП2	КР531КП2	К555КП2	КР1533КП2
$I_{вх, мА}^1 \leq$	0,04	0,05	0,003	0,02
$U_{вых, В}^0 \leq$	0,4	0,5	0,48	0,4
$U_{вых, В}^1 \geq$	2,4	2,7	2,85	2,5
$t_{зд.р(A-DO), нс}^{1,0} \leq$	34	18	29	21
$t_{зд.р(DI-DO), нс}^{1,0} \leq$	23	9	15	15
$t_{зд.р(E-DO), нс}^{1,0} \leq$		13,5	24	18
$t_{зд.р(A-DO), нс}^{0,1} \leq$	34	18	38	21
$t_{зд.р(DI-DO), нс}^{0,1} \leq$	18	9	26	10
$t_{зд.р(E-DO), нс}^{0,1} \leq$	30	15	32	18

Параметр	К155КП7	КР531КП7	К555КП7	КР1533КП7
$I_{пот, мА} \leq$	48	70	9,7	12
$I_{вх, мА}^0 \leq$	-1,6	-2	-0,38	-0,1
$I_{вх, мА}^1 \leq$	0,04	0,05	0,003	0,02
$U_{вых, В}^0 \leq$	0,4	0,5	0,48	0,4
$U_{вых, В}^1 \geq$	2,4	2,7	2,85	2,5
$t_{зд.р(DI-DO), нс}^{1,0} \leq$	24	12	24	15
$t_{зд.р(A-DO), нс}^{1,0} \leq$	33	18	32	24
$t_{зд.р(E-DO), нс}^{1,0} \leq$	30			23
$t_{зд.р(DI-DO), нс}^{0,1} \leq$	29	12		15
$t_{зд.р(A-DO), нс}^{0,1} \leq$	52	18	43	24
$t_{зд.р(E-DO), нс}^{0,1} \leq$		16,5		19

Параметр	КР531КП11	К555КП11	КР1533КП11А
$I_{пот, мА} \leq$	99	13,6	14
$I_{вх(A), мА}^0 \leq$	-4	-0,76	-0,4
$I_{вх, мА}^0 \leq$	-2	-0,38	-0,1
$I_{вх(A), мА}^1 \leq$	0,1	0,006	0,04
$I_{вх, мА}^1 \leq$	0,05	0,003	0,02
$I_{вых. выкл. мА} =$	-0,05 + 0,05	-0,003 + 0,003	—
$U_{вых, В}^0 \leq$	0,5	0,48	0,4
$U_{вых, В}^1 \geq$	2,4	2,5	2,4
$t_{зд.р(DI-DO), нс}^{1,0} \leq$	6,5	18	12

Продолжение таблицы

Параметр	КР531КП11	К555КП11	КР1533КП11А
$t_{зд.р(A-DO),нс}^{1,0} \leq$	15	21	22
$t_{зд.р(DI-DO),нс}^{0,1} \leq$	7,5	18	10
$t_{зд.р(A-DO),нс}^{0,1} \leq$	15	21	18
$t_{зд.р,нс}^{3,0(1)}$	21	30	18
$t_{зд.р,нс}^{0(1),3}$	16	—	40

Параметр	КР531КП12	К555КП12	КР1533КП12
$I_{пот,мА} \leq$	70	13,6	12
$I_{вх,мА}^0 \leq$	-2	-0,34	-0,1
$I_{вх,мА}^1 \leq$	0,05	0,003	0,02
$I_{вых.выкл,мА} =$	—	-0,003 + 0,003	-0,02 + 0,02
$U_{вых,В}^0 \leq$	0,5	0,48	0,4
$U_{вых,В}^1 \geq$	2,4	2,5	2,4
$t_{зд.р(DI-DO),нс}^{1,0(0,1)} \leq$	9	20	14
$t_{зд.р(A-DO),нс}^{1,0(0,1)} \leq$	18	32	21
$t_{зд.р,нс}^{3,0(1)}$	14	41	16
$t_{зд.р,нс}^{0(1),3}$	13	—	40

Параметр	К555КП13	КР1533КП13	Параметр	К555КП13	КР1533КП13
$I_{пот,мА} \leq$	20,5	10	$U_{вых,В}^1 \geq$	2,8	2,5
$I_{вх,мА}^0 \leq$	-0,38	-0,2	$t_{зд.р(C-Q),нс}^{1,0} \leq$	32	27
$I_{вх,мА}^1 \leq$	0,003	0,02	$t_{зд.р(C-Q),нс}^{0,1} \leq$	27	33
$U_{вых,В}^0 \leq$	0,48	0,4			

Параметр	КР531КП14	К555КП14	КР1533КП14А
$I_{пот,мА} \leq$	87	13,6	13
$I_{вх(A),мА}^0 \leq$	-4	-0,76	—
$I_{вх(DI,OE),мА}^0 \leq$	-2	-0,38	-0,1
$I_{вх(A),мА}^1 \leq$	0,1	0,006	—
$I_{вх(DI,OE),мА}^1 \leq$	0,05	0,003	0,02
$I_{вых.выкл,мА} =$	-0,05 + 0,05	-0,003 + 0,003	—
$U_{вых,В}^0 \leq$	0,5	0,48	0,4
$U_{вых,В}^1 \geq$	2,4	2,5	2,4

Продолжение таблицы

Параметр	КР531КП14	К555КП14	КР1533КП14А
$t^{1,0(0,1)}$ зд.р(DI-DO), нс \leq	6	18	8
$t^{1,0(0,1)}$ зд.р(A-DO), нс \leq	12	21	25
$t^{3,0(1)}$ зд.р, нс \leq	21	30	18
$t^{0(1),3}$ зд.р, нс \leq	16		40

Параметр	КР531КП15	К555КП15	КР1533КП15
$I_{\text{пот}}, \text{мА} \leq$	85	12	14
$I_{\text{вх}}^0, \text{мА} \leq$	$ -2 $	$ -0,4 $	$ -0,1 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,05	0,02	0,02
$I_{\text{вых. выкл.}}, \text{мА} =$	-0,05+0,05	-0,02+0,02	-0,02+0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4	2,5
$t^{1,0}$ зд.р(A-DO), нс \leq	19,5	45	24
$t^{1,0}$ зд.р(DI-DO), нс \leq	12	28	15
$t^{0,1}$ зд.р(A-DO), нс \leq	18	45	24
$t^{0,1}$ зд.р(DI-DO), нс \leq	12	28	15
$t^{3,0(1)}$ зд.р, нс \leq	21	45	15
$t^{0(1),3}$ зд.р, нс \leq	14,7		34

Параметр	КР531КП16	К555КП16	КР1533КП16
$I_{\text{пот}}, \text{мА} \leq$	78	15,5	11
$I_{\text{вх}}^0(\text{DI}), \text{мА} \leq$	$ -2 $	$ -0,38 $	$ -0,1 $
$I_{\text{вх}}^0(\text{A,E}), \text{мА} \leq$	$ 4 $	$ -0,76 $	—
$I_{\text{вх}}^1(\text{DI}), \text{мА} \leq$	0,05	0,003	0,02
$I_{\text{вх}}^1(\text{A,E}), \text{мА} \leq$	0,1	0,006	—
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,48	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,85	2,5
$t^{1,0}$ зд.р(A-DO), нс \leq	15	27	13
$t^{1,0}$ зд.р(E-DO), нс \leq	12	15	
$t^{1,0}$ зд.р(DI-DO), нс \leq	6,5	14	12
$t^{0,1}$ зд.р(A-DO), нс \leq	15	23	24
$t^{0,1}$ зд.р(E-DO), нс \leq	12,5	20	
$t^{0,1}$ зд.р(DI-DO), нс \leq	7,5	14	14

Параметр	К555КП17	КР1533КП17
$I_{пот}, mA \leq$	14	12
$I_{вх}^0, mA \leq$	$ -0,4 $	$ -0,1 $
$I_{вх}^1, mA \leq$	0,02	0,02
$I_{вых. выкл}, mA =$	$-0,02 + 0,02$	$-0,002 + 0,002$
$U_{вых}^0, B \leq$	0,5	0,4
$U_{вых}^1, B \geq$	2,4	2,4
$t_{зд.р(DI-DO), нс}^{1,0} \leq$	20	13
$t_{зд.р(A-DO), нс}^{1,0} \leq$	32	21
$t_{зд.р(DI-DO), нс}^{0,1} \leq$	25	18
$t_{зд.р(A-DO), нс}^{0,1} \leq$	45	24
$t_{зд.р, нс}^{3,0(1)} \leq$	23	16
$t_{зд.р, нс}^{0(1),3} \leq$	41	40

Параметр	КР531КП18	К555КП18	КР1533КП18
$I_{пот}, mA \leq$	61	11	10
$I_{вх}^0(DI), mA \leq$	$ -2 $	$ -0,4 $	$ -0,1 $
$I_{вх}^0(A, E), mA \leq$	$ -4 $	$ -0,8 $	—
$I_{вх}^1(DI), mA \leq$	0,05	0,02	0,02
$I_{вх}^1(A, E), mA \leq$	0,1	0,04	—
$U_{вых}^0, B \leq$	0,5	0,5	0,4
$U_{вых}^1, B \geq$	2,7	2,7	2,5
$t_{зд.р(DI-DO), нс}^{1,0} \leq$	5	15	8
$t_{зд.р(A, E-DO), нс}^{1,0} \leq$	12	24	18
$t_{зд.р(DI-DO), нс}^{0,1} \leq$	5	12	15
$t_{зд.р(A, E-DO), нс}^{0,1} \leq$	12	20	18

Параметр	КР1533КП19	Параметр	КР1533КП19
$I_{пот}, mA \leq$	10	$t_{зд.р(DI-DO), нс}^{1,0} \leq$	13
$I_{вх}, mA \leq$	$ -0,1 $	$t_{зд.р(E-DO), нс}^{1,0} \leq$	20
$I_{вх}^1, mA \leq$	0,02	$t_{зд.р(A-DO), нс}^{0,1} \leq$	24
$U_{вых}^0, B \leq$	0,4	$t_{зд.р(DI-DO), нс}^{0,1} \leq$	18
$U_{вых}^1, B \geq$	2,7	$t_{зд.р(E-DO), нс}^{0,1} \leq$	
$t_{зд.р(A-DO), нс}^{1,0} \leq$	21		

4.8. АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА

Двоичный умножитель

530-, 531ИК1

(12 — общ., 24 — +5 В).



Назначение выводов ИС:

 X — вход множимого; K — вход данных константы; Y — вход множителя; P — вход управления полярностью; CO — вход переноса; F — выход произведения; $C4$ — выход переноса; AKO , $AK1$ — выходы контроля переполнения.

Выполняемые ИС операции сведены в таблицу.

Таблица режимов ИК1

P	Y_2	Y_1	Y_0	Операция
0	0	0	0	$K+0$
0	0	0	1	$K+X$
0	0	1	0	$K+X$
0	0	1	1	$K+2X$
0	1	0	0	$K-2X$
0	1	0	1	$K-X$
0	1	1	0	$K-X$
0	1	1	1	$K 0$



Четырехразрядное АЛУ

531ИК2

(12 — общ., 24 — +5 В).

Назначение выводов ИС:

 X , Y — входы четырехразрядных операндов; CO — вход переноса; E — вход кода выполняемой операции; F — выход результата; P , G — выходы для организации параллельного переноса.АЛУ выбором соответствующего кода на входе E реализует одну из трех арифметических или трех логических функций, причем как в прямых, так и в инверсных операндах.

Для логических функций операции совершаются поразрядно. В целом способы применения ИС определяются таблицей режимов.


Таблица режимов ИК2

E2	E1	E0	Функции	
			Прямые операнды	Инверсные операнды
0	0	0	0	1
0	0	1	$\bar{X}+Y+C0$	$\bar{X}+Y+C0$
0	1	0	$X+\bar{Y}+C0$	$X+\bar{Y}+C0$
0	1	1	$X+Y+C0$	$X+Y+C0$
1	0	0	$X\oplus Y$	$\overline{X\oplus Y}$
1	0	1	$X\vee Y$	$X\&Y$
1	1	0	$X\&Y$	$X\vee Y$
1	1	1	1	0

В представленной таблице при $E=(1, 1, 1)$ и $E=(0, 0, 0)$ в соответствующих колонках проставлены единицы. Следует иметь в виду, что это не десятичные эквиваленты двоичных кодов, а состояние выхода $F=(1, 1, 1)$.

В ИС отсутствует сигнал переноса $C4$, однако формируются сигналы распространения \bar{P} и генерации \bar{G} переноса, необходимые для организации параллельного (ускоренного) переноса при работе нескольких АЛУ. В качестве узла обработки сигналов \bar{P} и \bar{G} может быть использована схема ускоренного переноса ИП4. В случае, если применяется только одна ИС ИК2, а сигнал переноса $C4$ все же необходим, то последний вырабатывают исходя из равенства $C4=GVP\&C0$.

ИМ1



Полный одноразрядный сумматор с развитой входной логикой

133-, 155ИМ1

(7 — общ., 14 — +5 В).

ИС выполняет функцию суммирования

$$S=A+B+C0,$$

где $A=A1\&A2\vee A3\vee A4$ и $B=B1\&B2\vee B3\vee B4$.

Результат выдается с образованием переноса $C1$, причем как в прямом S , так и в инверсном \bar{S} виде. Входные операнды могут поступать на любой из входов $A1(B1)$, $A2(B2)$, $A3(B3)$ и $A4(B4)$. При управлении по одному из входов $A1(B1)$, $A2(B2)$ на вход $A4(B4)$ сле-

дует подать уровень логической «1», а вход $A3(B3)$ оставить свободным, т.к. указанный вход входит в структуру «монтажное ИЛИ». Входы $A3(B3)$, $A4(B4)$ являются инверсными, что позволяет использовать ИС и в режиме вычитания. Для этого на инверсный вход подают вычитаемый операнд, а на входе переноса сумматора младшего разряда устанавливают уровень логической «1». При управлении по входам $A3(B3)$, $A4(B4)$ на входах $A1(B1)$, $A2(B2)$ устанавливают уровни логических «1». Причем, если задействован только вход $A4(B4)$, то вход $A3(B3)$ оставляют свободным. В случае же управления по входу $A3(B3)$ на входе $A4(B4)$ устанавливают уровень логической «1».

Результаты суммирования сведены в таблицу истинности.

Таблица истинности ИМ1

A	B	C0	S	\bar{S}	$\bar{C1}$
0	0	0	0	1	1
1	0	0	1	0	1
0	1	0	1	0	1
1	1	0	0	1	0
0	0	1	1	0	1
1	0	1	0	1	0
0	1	1	0	1	0
1	1	1	1	0	0

Полный двухразрядный сумматор 133-, 155ИМ2

(11 — общ., 4 — +5 В).


Примеры сложения A и B при $C0=0$ и $C0=1$ показаны в таблицах.

Таблица истинности ИМ2

A1	A0	B1	B0	C0	S1	S0	C2
0	0	0	0	0	0	0	0
0	1	0	0	0	0	1	0
0	0	0	1	0	0	1	0
0	1	0	1	0	1	0	0
1	1	0	0	0	1	1	0
1	1	0	1	0	0	0	1
1	1	1	1	0	1	0	1
1	0	1	0	0	0	0	1

Таблица истинности ИМ2

A1	A0	B1	B0	C0	S1	S0	C2
0	0	0	0	1	0	1	0
0	1	0	0	1	1	0	0
0	0	0	1	1	1	0	0



Продолжение таблицы


A1	A0	B1	B0	C0	S1	S0	C2
0	1	0	1	1	1	1	0
1	1	0	0	1	0	0	1
1	1	0	1	1	0	1	1
1	1	1	1	1	1	1	1
1	0	1	0	1	0	1	1

Полный четырехразрядный сумматор с параллельным переносом
133-, 155ИМ3

(12 — общ., 5 — +5 В).


Примеры сложения A и B при $C0=0$ и $C0=1$ показаны в таблице истинности.

Таблица истинности ИМ3



A3	A2	A1	A0	B3	B2	B1	B0	C0	S3	S2	S1	S0	C4
0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	0	1	0
1	1	0	0	1	0	1	0	0	0	1	1	0	1
1	1	0	1	0	0	1	0	0	1	1	1	1	0
1	1	1	1	1	1	1	1	0	1	1	1	0	1
0	0	0	0	0	0	0	0	1	0	0	0	1	0
0	0	0	1	0	0	0	0	1	0	0	1	0	0
1	1	0	0	1	0	1	0	1	0	1	1	1	1
1	1	0	1	0	0	1	0	1	0	0	0	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1

ИМ5




Два полных одноразрядных сумматора
533-, 555ИМ5

(7 — общ., 14 — +5 В).

См. таблицу истинности ИМ1.

ИМ6




Полный четырехразрядный сумматор с параллельным переносом

533-, 555ИМ6

(8 — общ., 16 — +5 В).

См. таблицу истинности ИМ3.

ИМ7



Четыре последовательных сумматора-вычитателя

533-, 555ИМ7

(12 — общ., 24 — +5 В).

ИМ7 позволяет суммировать/вычитать одновременно четыре пары двоичных чисел, поступающих в последовательном коде на входы *A* и *B*. Режим работы — суммирование/вычитание задается установкой на входах SU/\overline{AD} соответствующего логического уровня. При $SU/\overline{AD}=0$ реализуется режим суммирования, при $SU/\overline{AD}=1$ — режим вычитания. Обновление содержимого внутренних ячеек памяти (триггеров) и выдача на выходы *S* поразрядных результатов происходит синхронно по положительному фронту тактового импульса на входе *C*.

Предусмотренная в ИМ7 функция обнуления при $R=0$ является операцией асинхронной: очистка памяти ИС происходит независимо от состояния других входов. В режиме вычислений $R=1$.

Восьмиразрядная схема контроля четности
133-, 155ИП2

(7 — общ., 14 — +5 В).


ИС служит для обнаружения ошибок при кодированной передаче данных путем определения соответствия суммы единиц четному (нечетному) числу. Назначение выводов следующее:

- DI* — информационный вход;
- EE* — вход разрешения четности;
- OE* — вход разрешения нечетности*;
- PE* — выход четного паритета;
- PO* — выход нечетного паритета.

При $EE=OE=0$ на выходах имеем $PE=PO=1$, независимо от информационного слова. Выбор режима производят установкой уровня логической «1»: при $EE=1, OE=0$ — проверка на четность, при $EE=0, OE=1$ — проверка на нечетность. В первом случае, если сумма четная на выходах ИС имеем $PE=1, PO=0$ и если нечетная — $PE=0, PO=1$. Во втором случае, т.е. при проверке на нечетность, если сумма четная на выходах получим $PE=0, PO=1$ и если нечетная — $PE=1, PO=0$.


* Аббревиатуру *OE* — Odd Enable в данном примере не следует путать с принятым в справочнике обозначением Output Enable — *OE*.

ИП2



Назначение входов *EE* и *OE* является чисто условным. Сигналы, подаваемые на данные входы, можно поменять местами, от этого лишь проинвертируется активный уровень на выходе.

Четырехразрядное АЛУ
133-, 155-, 530-, 531-, 533-, 555-, 1533ИПЗ
(12 — общ., 24 — +5 В).



Назначение выводов ИС:
X, *Y* — входы четырехразрядных операндов;
CO — вход переноса;
E — вход задания кода операций;
M — вход выбора режима — арифметический/логический;
F — выход результата;
C4 — выход переноса;
P, *G* — выходы для организации параллельного переноса;
X=Y — выход равенства операндов.

В зависимости от состояния входа *M*, АЛУ выполняет шестнадцать либо логических, либо арифметических операций. Выполнение логических функций над четырехразрядными операндами совершается поразрядно с выдачей результата на соответствующий разряд выхода $F=(F_0, F_1, F_2, F_3)$.

Для повышения скорости вычисления арифметических функций, в ИС применена встроенная схема ускоренного переноса с инверсным выходом *C4* и дополнительными выходами распространения *P* и генерации *G* переноса. Последние позволяют при расширении АЛУ организовывать параллельную структуру переноса с блоком обработки на основе ИП4.

Выход *X=Y* является выходом внутреннего компаратора с открытым коллектором. В режиме вычитания при равенстве входных операндов на данном выходе устанавливается уровень логической «1». Отсутствие коллекторной нагрузки допускает при каскадировании АЛУ объединять выходы *X=Y* по схеме «монтажное И».

Возможности ИПЗ сведены в таблицу режимов. В приведенных таблицах при $M=0$ показано выполнение арифметических функций, а при $M=1$ — логических.

Таблица режимов ИПЗ. Положительная логика

E3	E2	E1	E0	Функции		
				M=1	M=0	
					$\overline{C0-1}$	$\overline{C0-0}$
0	0	0	0	\overline{X}	X	X+1
0	0	0	1	$\overline{XV\overline{Y}}$	XVY	(XVY)+1
0	0	1	0	$\overline{X\&Y}$	XVY	(XVY)+1
0	0	1	1	0	-1	0
0	1	0	0	$\overline{X\&Y}$	$X+(X\&\overline{Y})$	$X+(X\&\overline{Y})+1$
0	1	0	1	\overline{Y}	$(XVY)+(X\&\overline{Y})$	$(XVY)+(X\&\overline{Y})+1$
0	1	1	0	$X\oplus Y$	X-Y-1	X-Y
0	1	1	1	$X\&\overline{Y}$	$(X\&\overline{Y})-1$	$X\&\overline{Y}$
1	0	0	0	\overline{XVY}	$X+(X\&Y)$	$X+(X\&Y)+1$
1	0	0	1	$\overline{X\oplus Y}$	X+Y	X+Y+1
1	0	1	0	Y	$(XV\overline{Y})+(X\&Y)$	$(XV\overline{Y})+(X\&Y)+1$
1	0	1	1	X&Y	$(X\&Y)-1$	X&Y
1	1	0	0	1	X+X	X+X+1
1	1	0	1	XV \overline{Y}	$(XV\overline{Y})+X$	$(XV\overline{Y})+X+1$
1	1	1	0	XVY	$(XV\overline{Y})+X$	$(XV\overline{Y})+X+1$
1	1	1	1	X	X-1	X

Таблица режимов ИПЗ. Отрицательная логика

E3	E2	E1	E0	Функции		
				M=1	M=0	
					$\overline{C0-0}$	$\overline{C0-1}$
0	0	0	0	\overline{X}	X-1	X
0	0	0	1	$\overline{X\&Y}$	$(X\&Y)-1$	X&Y
0	0	1	0	\overline{XVY}	$(X\&\overline{Y})-1$	$X\&\overline{Y}$
0	0	1	1	1	-1	0
0	1	0	0	$\overline{XV\overline{Y}}$	$X+(XV\overline{Y})$	$X+(XV\overline{Y})+1$
0	1	0	1	\overline{Y}	$(X\&Y)+(XV\overline{Y})$	$(X\&Y)+(XV\overline{Y})+1$
0	1	1	0	$\overline{X\oplus Y}$	X-Y-1	X-Y
0	1	1	1	XV \overline{Y}	XV \overline{Y}	$(XV\overline{Y})+1$
1	0	0	0	$\overline{X\&Y}$	$X+(XVY)$	$X+(XVY)+1$
1	0	0	1	$X\oplus Y$	X+Y	X+Y+1
1	0	1	0	Y	$(X\&\overline{Y})+(XVY)$	$(X\&\overline{Y})+(XVY)+1$
1	0	1	1	XVY	XVY	$(XVY)+1$
1	1	0	0	0	X+X	X+X+1
1	1	0	1	$X\&\overline{Y}$	$(X\&Y)+X$	$(X\&Y)+X+1$
1	1	1	0	X&Y	$(X\&\overline{Y})+X$	$(X\&\overline{Y})+X+1$
1	1	1	1	X	X	X+1

Схема ускоренного переноса для АЛУ
133-, 155-, 530-, 531-, 533-, 1533ИП4
(8 — общ., 16 — +5 В).


ИС рассчитана на организацию параллельного переноса одновременно четырех АЛУ типа ИПЗ или ИК2. На выходах ИП4 реализуются логические функции, составляющие алгоритм ускоренного переноса

$$\begin{aligned} C1 &= G0VP0 \& C0, \quad C2 = G1VP1 \& G0VP1 \& P0 \& C0, \\ C3 &= G2VP2 \& G1VP2 \& P1 \& G0VP2 \& P1 \& P0 \& C0, \\ \overline{G} &= \overline{G3VP2 \& G3VP3 \& P2 \& G1VP3 \& P2 \& P1 \& G0}, \\ \overline{P} &= \overline{P3 \& P2 \& P1 \& P0}. \end{aligned}$$

Значения функций приведены в таблице истинности, где отражены варианты объединения двух, трех и четырех АЛУ. Соединяют ИП4 с ИПЗ (ИК2) согласно приведенной схеме. Выходы P и G ИП4 служат для организации ускоренного переноса в арифметических узлах содержащих более четырех ИС ИПЗ (ИК2).

Логика работы позволяет использовать ИС в качестве генератора переноса по сигналам G , P и только в одной арифметической схеме. Таким примером является АЛУ ИК2, где вместо признака переноса $C4$ выдаются сигналы G и P . В этом случае в ИП4 используют только входы $G0$, $P0$, $C0$ и выход $C1$ (см. начало таблицы истинности). Однако такое применение ИП4 вследствие нерациональности не рекомендуется и допустимо только в исключительных ситуациях, когда по конструктивным соображениям сформировать сигнал переноса на основе простых логических схем не представляется возможным.

Таблица истинности ИП4



CO	G0	P0	G1	P1	G2	P2	G3	P3	C1	C2	C3	\overline{G}	\overline{P}
x	1	1	-	-	-	-	-	-	0	-	-	-	-
0	1	x	-	-	-	-	-	-	0	-	-	-	-
x	0	x	-	-	-	-	-	-	1	-	-	-	-
1	x	0	-	-	-	-	-	-	1	-	-	-	-
x	x	x	1	1	-	-	-	-	0	-	-	-	-
x	1	1	1	x	-	-	-	-	0	-	-	-	-
0	1	x	1	x	-	-	-	-	0	-	-	-	-
x	x	x	0	x	-	-	-	-	1	-	-	-	-
x	0	x	x	0	-	-	-	-	1	-	-	-	-
1	x	0	x	0	-	-	-	-	1	-	-	-	-
x	x	x	x	x	1	1	-	-	-	0	-	-	-
x	x	x	1	1	1	x	-	-	-	0	-	-	-
x	1	1	1	x	1	x	-	-	-	0	-	-	-
0	1	x	1	x	1	x	-	-	-	0	-	-	-
x	x	x	x	x	0	x	-	-	-	1	-	-	-

Продолжение таблицы

CO	GO	PO	GI	PI	G2	P2	G3	P3	C1	C2	C3	\bar{G}	\bar{P}
x	x	x	0	x	x	0	-	-	-	-	1	-	-
x	0	x	x	0	x	0	-	-	-	-	1	-	-
1	x	0	x	0	x	0	-	-	-	-	1	-	-
-	x	-	x	x	x	x	1	1	-	-	-	1	-
-	x	-	x	x	1	1	1	x	-	-	-	1	-
-	x	-	1	1	1	x	1	x	-	-	-	1	-
-	1	-	1	x	1	x	1	x	-	-	-	1	-
-	x	-	x	x	x	x	0	x	-	-	-	0	-
-	x	-	x	x	0	x	x	0	-	-	-	0	-
-	x	-	0	x	x	0	x	0	-	-	-	0	-
-	0	-	x	0	x	0	x	0	-	-	-	0	-
-	-	1	-	x	-	x	-	x	-	-	-	-	1
-	-	x	-	1	-	x	-	x	-	-	-	-	1
-	-	x	-	x	-	1	-	x	-	-	-	-	1
-	-	x	-	x	-	x	-	1	-	-	-	-	1
-	-	0	-	0	-	0	-	0	-	-	-	-	0

ИП3(ИК2) ИП3(ИК2) ИП3(ИК2) ИП3(ИК2)





Схема организации ускоренного переноса на основе ИС ИП4


ИП5



Восьмиразрядная схема контроля четности
530-, 531-, 533-, 555-, 1533ИП5
(7 — общ., 14 — +5 В).

Назначение выводов то же, что и у ИП2.

При $OE=0$ ИС осуществляет контроль четности, характерный для выходов тем, что при четном числе единиц на входе DI , на выходах имеем $PE=1$ и $PO=0$. И наоборот, если $OE=1$, то ИС контролирует нечетность суммы. В этом случае при нечетном числе единиц на входе DI , на выходах получим $PE=1$ и $PO=0$.



Двоичный умножитель
533-,555ИП8

(8 — общ., 16 — +5 В).

Назначение выводов ИС:

X, Y — входы сомножителей, причем X_0, Y_0 — входы переноса,

L — вход загрузки выхода,

F — выход произведения,


C_4 — выход переноса.

На выходе умножителя содержатся пять асинхронных DL -триггеров, загрузка которых осуществляется по сигналу на входе L . При $L=1$ результат умножения передается на выход и фиксируется при $L=0$.

Последовательно-параллельный двоичный умножитель
533-,555ИП9

(8 — общ., 16 — +5 В).

Назначение выводов ИС:



X — вход множимого;

Y — вход множителя;

C — тактовый вход;

R — вход обнуления;

SE — вход выбора старшей схемы;


EX — вход расширения;

Q — выход произведения.

Умножитель функционирует согласно алгоритму Бута, суть которого состоит в последовательном многотактном формировании произведения за счет весового алгебраического суммирования множимого X . Причем вес и знак слагаемого в каждый такт определяется из анализа текущих разрядов множителя Y , который поступает в

последовательном коде младшими разрядами вперед. В ИС предусмотрен режим асинхронной предварительной установки при $R=0$. В этом случае происходит очистка внутренних регистров суммы и асинхронная загрузка нового множимого X , независимо от состояния информационного входа Y . В режиме умножения $\bar{R}=1$.

ИП10



Двенадцатизрядная схема контроля четности


531ИП10

(8 — общ., 16 — +5 В).

Назначение выводов то же, что и у ИП2, ИП5.

При четной сумме единиц на входе DI , на выходах имеем $PE=1$, $PO=0$. При нечетной — $PE=0$, $PO=1$.

ПР6



Преобразователь двоично-десятичного кода в двоичный


155 ПР6

(8 — общ., 16 — +5 В).

ИС построена на основе программируемого в процессе производства ПЗУ емкостью 256 бит и служит:

1) для преобразования двоично-десятичного кода в десятичный, при этом используются выходы $Y0-Y4$ (см. схему);


2) для преобразования двоично-десятичного кода в дополнительный код до 9, в этом случае используются выходы $Y5-Y7$ (см. схему);



Двухдекадный преобразователь двоично-десятичного кода в двоичный

3) для преобразования двоично-десятичного кода в дополнительный до 10, в этом случае также используются выходы Y_5 – Y_7 (см. схему).

Связь между входными и выходными кодами независимо от способа использования ИС, показана в таблице истинности. Учитывая за-табулированные соответствия, преобразователь может быть применен и с другими целями. Следует, однако, иметь ввиду, что выходные коды, отвечающие числам 5, 6, 7, 13, 14, 15, 21, 22, 23, 29, 30 и 31, которые поступают на вход $X=(X_4, X_3, X_2, X_1, X_0)$, повторяются.




Включение ПР6 как преобразователя двоично-десятичного кода в дополнительный код до 9

Таблица истинности ПР6

Значения X	\bar{E}	X_4	X_3	X_2	X_1	X_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
-	1	x	x	x	x	x	1	1	1	1	1	1	1	1
0	0	0	0	0	0	0	1	0	1	0	0	0	0	0
1	0	0	0	0	0	1	1	0	0	0	0	0	0	1
2	0	0	0	0	1	0	0	1	1	0	0	0	1	0
3	0	0	0	0	1	1	0	1	0	0	0	0	1	1
4	0	0	0	1	0	0	0	1	1	0	0	1	0	0
5	0	0	0	1	0	1	0	1	0	1	1	1	1	1
6	0	0	0	1	1	0	0	0	1	1	1	1	1	1
7	0	0	0	1	1	1	0	0	0	1	1	1	1	1
8	0	0	1	0	0	0	0	0	1	0	0	1	0	1
9	0	0	1	0	0	1	0	0	0	0	0	1	1	0
10	0	0	1	0	1	0	1	1	1	0	0	1	1	1
11	0	0	1	0	1	1	1	1	1	0	1	0	0	0
12	0	0	1	1	0	0	1	1	1	0	1	0	0	1
13	0	0	1	1	0	1	1	1	1	1	1	1	1	1
14	0	0	1	1	1	0	1	1	1	1	1	1	1	1
15	0	0	1	1	1	1	1	1	1	1	1	1	1	1
16	0	1	0	0	0	0	0	0	0	0	1	0	1	0


Продолжение таблицы

Значения X	\bar{E}	X4	X3	X2	X1	X0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
17	0	1	0	0	0	1	1	0	0	0	1	0	1	1
18	0	1	0	0	1	0	1	0	0	0	1	1	0	0
19	0	1	0	0	1	1	0	1	1	0	1	1	0	1
20	0	1	0	1	0	0	0	1	1	0	1	1	1	0
21	0	1	0	1	0	1	0	1	0	1	1	1	1	1
22	0	1	0	1	1	0	0	1	0	1	1	1	1	1
23	0	1	0	1	1	1	0	0	1	1	1	1	1	1
24	0	1	1	0	0	0	0	0	1	0	1	1	1	1
25	0	1	1	0	0	1	0	0	0	1	0	0	0	0
26	0	1	1	0	1	0	1	1	1	1	0	0	0	1
27	0	1	1	0	1	1	1	1	1	1	0	0	1	0
28	0	1	1	1	0	0	1	1	1	1	0	0	1	1
29	0	1	1	1	0	1	1	1	1	1	1	1	1	1
30	0	1	1	1	1	0	1	1	1	1	1	1	1	1
31	0	1	1	1	1	1	1	1	1	1	1	1	1	1



Включение PR6 как преобразователя двоично-десятичного кода в дополнительный код до 10

PR7




Преобразователь двоичного кода в двоично-десятичный

155 PR7

(8 — общ., 16 — +5 В).

ИС построена на основе программируемого в процессе производства ПЗУ емкостью 256 бит и имеет соответствие между входными и выходными кодами согласно таблице истинности. Одна структура PR7 позволяет преобразовывать шестизрядный

двоичный код в двухдекадный двоично-десятичный, с неполной второй декадой (см. схему).



Включение преобразователя ПР7


Таблица истинности ПР7

Значение X	\bar{E}	X4	X3	X2	X1	X0	Y5	Y4	Y3	Y2	Y1	Y0
-	1	x	x	x	x	x	1	1	1	1	1	1
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	1	0	0	0	0	0	1
2	0	0	0	0	1	0	0	0	0	0	1	0
3	0	0	0	0	1	1	0	0	0	0	1	1
4	0	0	0	1	0	0	0	0	0	1	0	0
5	0	0	0	1	0	1	0	0	1	0	0	0
6	0	0	0	1	1	0	0	0	1	0	0	1
7	0	0	0	1	1	1	0	0	1	0	1	0
8	0	0	1	0	0	0	0	0	1	0	1	1
9	0	0	1	0	0	1	0	0	1	1	0	0
10	0	0	1	0	1	0	0	1	0	0	0	0
11	0	0	1	0	1	1	0	1	0	0	0	1
12	0	0	1	1	0	0	0	1	0	0	1	0
13	0	0	1	1	0	1	0	1	0	0	1	1
14	0	0	1	1	1	0	0	1	0	1	0	0
15	0	0	1	1	1	1	0	1	1	0	0	0
16	0	1	0	0	0	0	0	1	1	0	0	1
17	0	1	0	0	0	1	0	1	1	0	1	0
18	0	1	0	0	1	0	0	1	1	0	1	1

Продолжение таблицы

Значение X	\bar{E}	X4	X3	X2	X1	X0	Y5	Y4	Y3	Y2	Y1	Y0
19	0	1	0	0	1	1	0	1	1	1	0	0
20	0	1	0	1	0	0	1	0	0	0	0	0
21	0	1	0	1	0	1	1	0	0	0	0	1
22	0	1	0	1	1	0	1	0	0	0	1	0
23	0	1	0	1	1	1	1	0	0	0	1	1
24	0	1	1	0	0	0	1	0	0	1	0	0
25	0	1	1	0	0	1	1	0	1	0	0	0
26	0	1	1	0	1	0	1	0	1	0	0	1
27	0	1	1	0	1	1	1	0	1	0	1	0
28	0	1	1	1	0	0	1	0	1	0	1	1
29	0	1	1	1	0	1	1	0	1	1	0	0
30	0	1	1	1	1	0	1	1	0	0	0	0
31	0	1	1	1	1	1	1	1	0	0	0	1

СП1



Четырехразрядный компаратор двоичных кодов 530-, 531-, 533-, 555-, 1533СП1 (8 — общ., 16 — +5 В).

Функционирование компаратора поясняется таблицей истинности, в которой приняты обозначения: $X=(X3, X2, X1, X0)$ и $Y=(Y3, Y2, Y1, Y0)$

По своему построению ИС является трехуровневым дискриминатором, который формирует признак «больше», «меньше» при соответствующем знаке разницы значений входных операндов X, Y, а также признак их равенства. При равенстве логические уровни на выходах компаратора можно


представить в нескольких вариантах в зависимости от распределения логических уровней на входах $I(X>Y)$, $I(X=Y)$ и $I(X<Y)$ (см. последние пять строк таблицы истинности). Так, если при сравнении четырехразрядных операндов требуется при их равенстве выдавать на выходе $X=Y$ уровень логической «1», то на входе $I(X=Y)$ устанавливают также логическую «1», а на входах $I(X>Y)$, $I(X<Y)$ уровни могут

быть любимы. В случае неравенства чисел на выходе $X=Y$ имеем логический «0», а на одном из выходов $X<Y$, $X>Y$ логическую «1», в зависимости от знака разницы.

Таблица истинности СП1


X,Y				I(X>Y)	I(X=Y)	I(X<Y)	X>Y	X=Y	X<Y
X3>Y3	x	x	x	x	x	x	1	0	0
X3<Y3	x	x	x	x	x	x	0	0	1
X3=Y3	X2>Y2	x	x	x	x	x	1	0	0
X3=Y3	X2<Y2	x	x	x	x	x	0	0	1
X3=Y3	X2=Y2	X1>Y1	x	x	x	x	1	0	0
X3=Y3	X2=Y2	X1<Y1	x	x	x	x	0	0	1
X3=Y3	X2=Y2	X1=Y1	X0>Y0	x	x	x	1	0	0
X3=Y3	X2=Y2	X1=Y1	X0<Y0	x	x	x	0	0	1
X3=Y3	X2=Y2	X1=Y1	X0=Y0	1	0	0	1	0	0
X3=Y3	X2=Y2	X1=Y1	X0=Y0	0	0	1	0	0	1
X3=Y3	X2=Y2	X1=Y1	X0=Y0	x	1	x	0	1	0
X3=Y3	X2=Y2	X1=Y1	X0=Y0	1	0	1	0	0	0
X3=Y3	X2=Y2	X1=Y1	X0=Y0	0	0	0	1	0	1

При сравнении чисел разрядностью более четырех компараторы каскадируют. Каскадирование может быть как последовательным, так и параллельным. В первом случае входы приема переноса каждого каскада соединяют с одноименными выходами предшествующего каскада (см. схему).



Последовательное включение компараторов СП1

В такой схеме на вход $I(X=Y)$ первого компаратора следует подать уровень логической «1», а состояние двух других входов $I(X<Y)$ и $I(X>Y)$ может быть произвольным. Если же для повышения быстродействия компараторы включают по параллельной схеме, то одноименные входы приема переноса объединяют.



Шестнадцатиразрядная схема контроля по коду Хэмминга 533-, 555ВЖ1

(14 — общ., 28 — +5 В).

Назначение выводов ИС:

E — управляющий вход;

DB — вход/выход информационного слова;

CB — вход/выход контрольного слова;

EF — выход ошибки;

MEF — выход многократной ошибки.

Кодом Хэмминга принято называть избыточный код, содержащий в общем случае $2^m - m - 1$ информационных разрядов и m разрядов контроля для обнаружения и

исправления ошибок (ошибки). В ВЖ1 предусмотрена работа с кодом Хэмминга, содержащим 16 информационных и 6 контрольных разрядов. Формирование контрольных разрядов CB является одним из режимов работы ИС и осуществляется по следующему правилу:

$$CB0 = DB0 + DB1 + DB3 + DB4 + DB8 + DB9 + DB10 + DB13;$$

$$CB1 = DB0 + DB2 + DB3 + DB5 + DB6 + DB8 + DB11 + DB14;$$

$$CB2 = DB1 + DB2 + DB4 + DB5 + DB7 + DB9 + DB12 + DB15;$$

$$CB3 = DB0 + DB1 + DB2 + DB6 + DB7 + DB10 + DB11 + DB12;$$

$$CB4 = DB3 + DB4 + DB5 + DB6 + DB7 + DB13 + DB14 + DB15;$$

$$CB5 = DB8 + DB9 + DB10 + DB11 + DB12 + DB13 + DB14 + DB15,$$

где знак «+» обозначает сложение по модулю два.

ИС рассчитана на обслуживание ОЗУ во всех режимах работы и соответственно выполняет следующие функции:

формирование контрольных разрядов CB в цикле записи ОЗУ;

прием информационных и контрольных слов из ОЗУ в цикле чтения;

выдача исправленного информационного слова и синдрома ошибки.

Задание режима производят подачей управляющего кода на вход *E* согласно таблице режимов.

Таблица режимов ВЖ1

EO	E1	Режим работы
0	0	Формирование контрольных разрядов
1	0	Прием информационных и контрольных слов
1	1	Блокировка информации
0	1	Выдача исправленного информационного слова и синдрома ошибки

В цикле записи ОЗУ информация поступает на вход *DB*, а порт *CB* в этом случае является выходом формирующихся контрольных бит, которые вместе с информационным словом поступают в ОЗУ. При считывании из ОЗУ информационное слово с выходов ОЗУ также подается на вход *DB*, а контрольные разряды на вход *CB*. Для поиска и исправления ошибки ИС предварительно переводят в режим блокирования информации ($EO=E1=1$), после чего на входе *EO* устанавливают уровень логического «0»; ИС переходит в режим выдачи исправленного информационного слова на выход *DB* и синдрома ошибки на выход *CB*. Параллельно на выходах *EF* и *MEF* появляются признаки наличия ошибок (см. таблицу признаков ошибок).

Таблица признаков ошибок ВЖ1

Число ошибок		EF	MEF
Информационное слово	Контрольное слово		
0	0	0	0
1	0	1	0
0	1	1	0
1	1	1	1
2	0	1	1
0	2	1	1

Достоверное обнаружение ошибок возможно, если их число не превышает двух. Исправление же совершается только в случае одиночной ошибки в информационном слове.

Содержание синдромов ошибок приведено в таблице. При отсутствии ошибок на разрядных выходах *CB* устанавливаются все логические «1».

Таблица синдромов ВЖ1

Разряд ошибки	Синдром ошибки					
	СВ0	СВ1	СВ2	СВ3	СВ4	СВ5
DB0	0	0	1	0	1	1
DB1	0	1	0	0	1	1
DB2	1	0	0	0	1	1
DB3	0	0	1	1	0	1
DB4	0	1	0	1	0	1
DB5	1	0	0	1	0	1
DB6	1	0	1	0	0	1
DB7	1	1	0	0	0	1
DB8	0	0	1	1	1	0
DB9	0	1	0	1	1	0
DB10	0	1	1	0	1	0
DB11	1	0	1	0	1	0
DB12	1	1	0	0	1	0
DB13	0	1	1	1	0	0
DB14	1	0	1	1	0	0
DB15	1	1	0	1	0	0
СВ0	0	1	1	1	1	1
СВ1	1	0	1	1	1	1
СВ2	1	1	0	1	1	1
СВ3	1	1	1	0	1	1
СВ4	1	1	1	1	0	1
СВ5	1	1	1	1	1	0

Параметры при $T=+25^{\circ}\text{C}$

Параметр	КР531ИК1	Параметр	КР531ИК1
$I_{\text{пот}}, \text{мА} \leq$	187	$I_{\text{вх}}^0(\text{К}), \text{мА} \leq$	0,1
$I_{\text{вх}}^0(\text{X, Y, P}), \text{мА} \leq$	-2	$U_{\text{вых}}^0, \text{В} \leq$	0,5
$I_{\text{вх}}^0(\text{К}), \text{мА} \leq$	-4	$U_{\text{вых}}^1, \text{В} \geq$	2,5
$I_{\text{вх}}^1(\text{X, Y, P}), \text{мА} \leq$	0,05	$t_{1,0(0,1)}^1 \text{зд. р. нс} \leq$	37

Параметр	КР531ИК2	Параметр	КР531ИК2
$I_{\text{пот}}, \text{мА} \leq$	160	$I_{\text{вх}}^1(\text{C0}), \text{мА} \leq$	0,25
$I_{\text{вх}}^0(\text{X, Y}), \text{мА} \leq$	-6	$I_{\text{вх}}^1(\text{E}), \text{мА} \leq$	0,05
$I_{\text{вх}}^0(\text{C0}), \text{мА} \leq$	-8	$U_{\text{вых}}^0, \text{В} \leq$	0,5
$I_{\text{вх}}^0(\text{E}), \text{мА} \leq$	-2	$U_{\text{вых}}^1, \text{В} \geq$	2,7

Продолжение таблицы

Параметр	КР531ИК2	Параметр	КР531ИК2
$I_{вх}^1(X, Y), \text{мА} \leq$	0,2	$t^{1,0(0,1)}$ зд.р.нс \leq	30

Параметр	К155ИМ1	Параметр	К155ИМ1
$I_{пот}, \text{мА} \leq$	35	$t^{1,0}$ зд.р.(C0-C1),нс \leq	12
$I_{вх}^0(C0), \text{мА} \leq$	-8	$t^{1,0}$ зд.р.(B4-C1),нс \leq	55
$I_{вх}^0(A3, A4), \text{мА} \leq$	-2,6	$t^{1,0}$ зд.р.(A4-S),нс \leq	80
$I_{вх}^0(A1, A2, B1, B2), \text{мА} \leq$	-1,6	$t^{1,0}$ зд.р.(B4-S),нс \leq	75
$I_{вх}^1(C0), \text{мА} \leq$	0,2	$t^{0,1}$ зд.р.(C0-C1),нс \leq	17
$I_{вх}^1(A3, A4), \text{мА} \leq$	0,015	$t^{0,1}$ зд.р.(B4-C1),нс \leq	25
$I_{вх}^1(A1, A2, B1, B2), \text{мА} \leq$		$t^{0,1}$ зд.р.(A4-S),нс \leq	70
$U_{вых}^0, \text{В} \leq$	0,4	$t^{0,1}$ зд.р.(B4-S),нс \leq	55
$U_{вых}^1, \text{В} \geq$	2,4		

Параметр	К155ИМ2	Параметр	К155ИМ2
$I_{пот}, \text{мА} \leq$	58	$t^{1,0}$ зд.р.(C0-C2),нс \leq	27
$I_{вх}^0(A1, B1), \text{мА} \leq$	-1,6	$t^{1,0}$ зд.р.(B1-S1),нс \leq	35
$I_{вх}^0(A0, B0, C0), \text{мА} \leq$	-6,4	$t^{1,0}$ зд.р.(C0-S1),нс \leq	42
$I_{вх}^1(A1, B1), \text{мА} \leq$	0,04	$t^{0,1}$ зд.р.(C0-S0),нс \leq	19
$I_{вх}^1(A0, B0, C0), \text{мА} \leq$	0,16	$t^{0,1}$ зд.р.(C0-C2),нс \leq	34
$U_{вых}^0, \text{В} \leq$	0,4	$t^{0,1}$ зд.р.(B1-S1),нс \leq	38
$U_{вых}^1, \text{В} \geq$	2,4	$t^{0,1}$ зд.р.(C0-S1),нс \leq	40
$t^{1,0}$ зд.р.(C0-S0),нс \leq	40		

Параметр	К155ИМ3	К555ИМ6
$I_{пот}, \text{мА} \leq$	128	39
$I_{вх}^0(A3, B1, A1, B3), \text{мА} \leq$	-1,6	—
$I_{вх}^0(C0), \text{мА} \leq$	—	-0,4
$I_{вх}^0(ост.), \text{мА} \leq$	-6,4	-0,8
$I_{вх}^1(A3, B1, A1, B3), \text{мА} \leq$	0,04	—
$I_{вх}^1(C0), \text{мА} \leq$	—	0,02
$I_{вх}^1(ост.), \text{мА} \leq$	0,16	0,04
$U_{вых}^0, \text{В} \leq$	0,4	0,5

Продолжение таблицы

Параметр	К155ИМ3	К555ИМ6
$U^1_{\text{вых}, B} \geq$	2,4	2,7
$t^{1,0}_{\text{зд.р}(C0-C4), \text{нс}} \leq$	32	22
$t^{1,0}_{\text{зд.р}(A1-S1), \text{нс}} \leq$	35	24
$t^{1,0}_{\text{зд.р}(A3-S3), \text{нс}} \leq$		
$t^{1,0}_{\text{зд.р}(C0-S0), \text{нс}} \leq$		
$t^{1,0}_{\text{зд.р}(C0-S3), \text{нс}} \leq$	55	
$t^{0,1}_{\text{зд.р}(C0-C4), \text{нс}} \leq$	48	17
$t^{0,1}_{\text{зд.р}(A1-S1), \text{нс}} \leq$	40	24
$t^{0,1}_{\text{зд.р}(A3-S3), \text{нс}} \leq$		
$t^{0,1}_{\text{зд.р}(C0-S0), \text{нс}} \leq$		
$t^{0,1}_{\text{зд.р}(C0-S3), \text{нс}} \leq$	55	

Параметр	К555ИМ5	К555ИМ7
$I_{\text{пот}, \text{мА}} \leq$	17	75
$\Gamma^0_{\text{вх}, \text{мА}} \leq$	$ -1,2 $	$ -0,4 $
$\Gamma^1_{\text{вх}, \text{мА}} \leq$	2,5	0,02
$U^0_{\text{вых}, B} \leq$	0,5	0,4
$U^1_{\text{вых}, B} \geq$	2,7	2,5
$t^{1,0(0,1)}_{\text{зд.р}, \text{нс}} \leq$	23	30

Параметр	К155ИП2	Параметр	К155ИП2
$I_{\text{пот}, \text{мА}} \leq$	56	$U^1_{\text{вых}, B} \geq$	2,4
$\Gamma^0_{\text{вх}}(DI), \text{мА} \leq$	$ -1,6 $	$t^{1,0}_{\text{зд.р}(DI-PE, PO), \text{нс}} \leq$	68
$\Gamma^0_{\text{вх}}(EE, OE), \text{мА} \leq$	$ -3,2 $	$t^{1,0}_{\text{зд.р}(EE, OE-PE, PO), \text{нс}} \leq$	10
$\Gamma^1_{\text{вх}}(DI), \text{мА} \leq$	0,04	$t^{0,1}_{\text{зд.р}(DI-PE, PO), \text{нс}} \leq$	60
$\Gamma^1_{\text{вх}}(EE, OE), \text{мА} \leq$	0,08	$t^{0,1}_{\text{зд.р}(EE, OE-PE, PO), \text{нс}} \leq$	20
$U^0_{\text{вых}, B} \leq$	0,4		

Параметр	КР531ИП5	К555ИП5	КР1533ИП5
$I_{\text{пот}, \text{мА}} \leq$	105	26	20
$\Gamma^0_{\text{вх}, \text{мА}} \leq$	$ -2 $	$ -0,38 $	$ -0,2 $
$\Gamma^1_{\text{вх}, \text{мА}} \leq$	0,05	0,003	0,02

Продолжение таблицы

Параметр	КР531ИП5	К555ИП5	КР1533ИП5
$U_{\text{вых}, B}^0 \leq$	0,5	0,48	0,4
$U_{\text{вых}, B}^1 \geq$	2,7	2,85	2,5
$t_{\text{зд.р.нс}}^{1,0} \leq$	18	50	40
$t_{\text{зд.р.нс}}^{0,1} \leq$	21		45

Параметр	К155ИП3	КР531ИП3	К555ИП3	КР1533ИП3
$I_{\text{пот}}, \text{мА} \leq$	150	220	37	22
$I_{\text{вх}}^0 (M), \text{мА} \leq$	-1,6	-2	-0,4	-0,2
$I_{\text{вх}}^0 (X, Y), \text{мА} \leq$	-4,8	-6	-1,2	-0,6
$I_{\text{вх}}^0 (E), \text{мА} \leq$	-6,4	-8	-1,6	-0,8
$I_{\text{вх}}^0 (CO), \text{мА} \leq$	-8	-10	-2	-1
$I_{\text{вх}}^1 (M), \text{мА} \leq$	0,04	0,05	0,02	0,02
$I_{\text{вх}}^1 (X, Y), \text{мА} \leq$	0,12	0,15	0,06	0,06
$I_{\text{вх}}^1 (E), \text{мА} \leq$	0,16	0,2	0,08	0,08
$I_{\text{вх}}^1 (CO), \text{мА} \leq$	0,2	0,25	0,1	0,1
$U_{\text{вых}, B}^0 \leq$	0,4	0,5	0,7	0,4
$U_{\text{вых}, B}^1 \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р}(CO-F), \text{нс}}^{1,0} \leq$	18	—	—	26
$t_{\text{зд.р}(CO-C4), \text{нс}}^{1,0} \leq$	19	10,5	20	
$t_{\text{зд.р}(X, Y-G), \text{нс}}^{1,0} \leq$	25	—	—	32
$t_{\text{зд.р}(X, Y-P), \text{нс}}^{1,0} \leq$		—	—	34
$t_{\text{зд.р}(X, Y-F), \text{нс}}^{1,0} \leq$	48	—	—	
$t_{\text{зд.р}(X, Y-C4), \text{нс}}^{1,0} \leq$	50	—	—	45
$t_{\text{зд.р}(X, Y-X=Y), \text{нс}}^{1,0} \leq$	48	—	—	70
$t_{\text{зд.р}(Y-F), \text{нс}}^{1,0} \leq$	—	22	—	—
$t_{\text{зд.р}(Y0-G), \text{нс}}^{1,0} \leq$	—	15	32	—
$t_{\text{зд.р}(Y0-P), \text{нс}}^{1,0} \leq$	—		33	—
$t_{\text{зд.р}(Y0-X=Y), \text{нс}}^{1,0} \leq$	—	30	50	—
$t_{\text{зд.р}(Y0-F0), \text{нс}}^{1,0} \leq$	—	—	38	—
$t_{\text{зд.р}(CO-F), \text{нс}}^{0,1} \leq$	19	—	—	26
$t_{\text{зд.р}(CO-C4), \text{нс}}^{0,1} \leq$	18	10,5	27	

Продолжение таблицы

Параметр	К155ИП3	КР531ИП3	К555ИП3	КР1533ИП3
$t^{0,1}$ зд.р(X,Y-G), нс \leq	25	—	—	34
$t^{0,1}$ зд.р(X,Y-P), нс \leq		—	—	
$t^{0,1}$ зд.р(X,Y-F), нс \leq	34	—	—	
$t^{0,1}$ зд.р(X,Y-C4), нс \leq	50	—	—	44
$t^{0,1}$ зд.р(X,Y-X-Y), нс \leq	—	23	—	90
$t^{0,1}$ зд.р(Y-F), нс \leq	—	20	—	—
$t^{0,1}$ зд.р(Y0-G), нс \leq	—	15	32	—
$t^{0,1}$ зд.р(Y0-P), нс \leq	—		30	—
$t^{0,1}$ зд.р(Y0-X-Y), нс \leq	—	—	62	—
$t^{0,1}$ зд.р(Y0-F0), нс \leq	—	—	33	—

Параметр	К555ИП8	Параметр	К555ИП8
Ипот, мА \leq	40	$t^{1,0}$ зд.р(L-F), нс \leq	30
$\Gamma_{вх}^0(Y0, Y1), \text{мА} \leq$	-0,8	$t^{1,0}$ зд.р(X-F), нс \leq	37
$\Gamma_{вх}^0(\text{ост.}), \text{мА} \leq$	-0,4	$t^{1,0}$ зд.р(Y-F), нс \leq	35
$\Gamma_{вх}^1(Y0, Y1), \text{мА} \leq$	0,04	$t^{0,1}$ зд.р(L-F), нс \leq	
$\Gamma_{вх}^1(\text{ост.}), \text{мА} \leq$	0,02	$t^{0,1}$ зд.р(X-F), нс \leq	42
$U_{вых}^0, \text{В} \leq$	0,5	$t^{0,1}$ зд.р(Y-F), нс \leq	40

Параметр	К555ИП9	Параметр	К555ИП9
Ипот, мА \leq	155	$\Gamma_{вх}^1(C), \text{мА} \leq$	0,04
$\Gamma_{вх}^0(X, SE), \text{мА} \leq$	-0,48	$\Gamma_{вх}^1(Y), \text{мА} \leq$	0,08
$\Gamma_{вх}^0(R, EX), \text{мА} \leq$	-1,2	$\Gamma_{вх}^0(Y), \text{мА} \leq$	-3,2
$\Gamma_{вх}^0(C), \text{мА} \leq$	-1,6	$t^{1,0}$ зд.р, нс \leq	35
$\Gamma_{вх}^1(X, SE), \text{мА} \leq$	0,02	$t^{0,1}$ зд.р, нс \leq	30
$\Gamma_{вх}^1(R, EX), \text{мА} \leq$	0,03		

Параметр	КР531ИП10	Параметр	КР531ИП10
Ипот, мА \leq	80	$U_{вых}^0, \text{В} \leq$	0,5
$\Gamma_{вх}^0, \text{мА} \leq$	-0,8	$U_{вых}^1, \text{В} \geq$	2,7
$\Gamma_{вх}^1, \text{мА} \leq$	0,02	$t^{1,0(0,1)}$ зд.р, нс \leq	28

Параметр	К155ИП4	КР531ИП4	КР1533ИП4
$I_{пот}, мА \leq$	72	109	15
$I_{вх}^0(C0), мА \leq$	$ -3,2 $	$ -2 $	$ -0,2 $
$I_{вх}^0(P1, P0, G3), мА \leq$	$ -8 $	$ -8 $	
$I_{вх}^0(P2), мА \leq$	$ -6,4 $	$ -6 $	
$I_{вх}^0(P3), мА \leq$	$ -4,8 $	$ -4 $	
$I_{вх}^0(G0, G2), мА \leq$	$ -14,4 $	$ -14 $	
$I_{вх}^0(G1), мА \leq$	$ -16 $	$ -16 $	
$I_{вх}^1(C0), мА \leq$	0,08	0,05	0,02
$I_{вх}^1(P1, P0, G3), мА \leq$	0,02	0,2	
$I_{вх}^1(P2), мА \leq$	0,16	0,15	
$I_{вх}^1(P3), мА \leq$	0,12	0,1	
$I_{вх}^1(G0, G2), мА \leq$	0,36	0,35	
$I_{вх}^1(G1), мА \leq$	0,4	0,4	
$U_{вых}^0, В \leq$		0,5	0,4
$U_{вых}^1, В \geq$	2,4	2,7	2,5
$t_{зд.р.нс}^{1,0}$	22	10,5	31
$t_{зд.р.нс}^{0,1}$	17	10	38

Параметр	К155ПР6 К155ПР7	Параметр	К155ПР6 К155ПР7
$I_{пот}, мА \leq$	104	$t_{зд.р}^{10}(X-Y), нс \leq$	40
$I_{вх}^0, мА \leq$	$ -1 $	$t_{зд.р}^{10}(E-Y), нс \leq$	35
$I_{вх}^1, мА \leq$	0,04	$t_{зд.р}^{01}(X-Y), нс \leq$	40
$U_{вых}^0, В \leq$	0,4	$t_{зд.р}^{10}(E-Y), нс \leq$	35

Параметр	КР531СП1	К555СП1	КР1533СП1
$I_{пот}, мА \leq$	115	19,5	11
$I_{вх}^0(2,4), мА \leq$	$ -2 $	$ -0,38 $	$ -0,2 $
$I_{вх}^0(ост.), мА \leq$	$ -6 $	$ -1,14 $	$ -0,6 $
$I_{вх}^1(2,4), мА \leq$	0,05	0,003	0,02
$I_{вх}^1(ост.), мА \leq$	0,15	0,01	0,06
$U_{вых}^0, В \leq$	0,5	0,5	0,4

Продолжение таблицы

Параметр	КР531СП1	К555СП1	КР1533СП1
$U^1_{\text{вых}}, В \geq$	2,7	2,4	2,5
$t^{1,0}_{\text{зд.р(3-6)}, нс \leq}$	7,5	17*	25
$t^{1,0}_{\text{зд.р(X,Y-6)}, нс \leq}$	16,5	—	40
$t^{1,0}_{\text{зд.р(Y-7)}, нс \leq}$		—	33
$t^{1,0}_{\text{зд.р(X-5)}, нс \leq}$		—	
$t^{1,0}_{\text{зд.р(3,4-7)}, нс \leq}$	8,5	—	—
$t^{1,0}_{\text{зд.р(2,3-5)}, нс \leq}$		—	20
$t^{0,1}_{\text{зд.р(3-6)}, нс \leq}$	—	20	25
$t^{0,1}_{\text{зд.р(X,Y-6)}, нс \leq}$	18	—	40
$t^{0,1}_{\text{зд.р(Y-7)}, нс \leq}$	16	—	39
$t^{0,1}_{\text{зд.р(X-5)}, нс \leq}$		—	
$t^{0,1}_{\text{зд.р(2,3-5)}, нс \leq}$	7,5	22**	27
$t^{0,1}_{\text{зд.р(3,4-7)}, нс \leq}$		—	
$t^{0,1}_{\text{зд.р(Y3-5)}, нс \leq}$	—	36	—
$t^{0,1}_{\text{зд.р(Y3-6)}, нс \leq}$	—	35	—

Примечания :


* Время задержки распространения при включении до выводов 5,6.

** Время задержки распространения при выключении только от вывода 3.

Параметр	К555ВЖ1	Параметр	К555ВЖ1
$I_{\text{пот}}, мА \leq$	230	$t^{10}_{\text{зд.р(DB-CB)}, нс \leq}$	60
$I^0_{\text{вх}}, мА \leq$	-0,2	$t^{01}_{\text{зд.р(DB-CB)}, нс \leq}$	55
$I^1_{\text{вх}}, мА \leq$	0,02	$t^{01}_{\text{зд.р(EI-MEF)}, нс \leq}$	40
$U^0_{\text{вых}}, В \leq$	0,5	$t^{01}_{\text{зд.р(EI-EF)}, нс \leq}$	30
$U^1_{\text{вых}}, В \geq$	2,4	$t^{3,0(1)}_{\text{зд.р}, нс \leq}$	45
$I_{\text{вых. выкл.}}, мА =$	-0,2 + 0,02	$t^{0(1),3}_{\text{зд.р}, нс \leq}$	

Глава 5. Последовательная логика

5.1 ТРИГГЕРЫ




JK-триггер с логическими элементами ЗИ на входах

133-, 155ТВ1

(7 — общ., 14 — +5 В).

Триггер является двухступенчатой структурой типа «мастер-помощник»*, в которой запись входных состояний совершается по положительному фронту импульса на синхровходе С. По отрицательному фронту указанного импульса информация передается на выход триггера. При синхронной работе, т.е. когда триггер непрерывно тактируется и управление осуществляют по входам J и K , его работа описывается таблицей состояний, в которой t и



Временная диаграмма работы триггера ТВ1

$t+1$ — моменты времени, отличающиеся друг от друга длительностью тактового импульса. Смену состояний входов J и K следует совершать только в паузах между тактовыми импульсами, т.к. первая ступень триггера в течение времени действия вершины тактового импульса является открытой для приема информации.

При управлении по входу $J(K)$ следует иметь в виду, что возбуждение триггера возможно только в случае поступления на все три входа $J(K)$ логических «1».

По входам S и R выполняются операции асинхронной установки триггера в состояния логической «1» и логического «0» соответственно.


* Подобные триггеры называют также «ведущий-ведомый».

В целом работа ИС иллюстрируется временной диаграммой.

Таблица состояний ТВ1

J	K	Q при t	Q при t+1
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	1
0	1	1	0
1	0	1	1
1	1	1	0


ТВ6




Два JK-триггера
533-, 555-, 1533ТВ6
(7 — общ., 14 — +5 В).

Перезапись информации со входов J , K на выходы триггера происходит по отрицательному фронту тактового импульса на входе C . При этом, смену информации на входах J и K можно производить во время действия вершины тактового импульса. Вход R является входом асинхронного обнуления триггера, которое наступает при $\bar{R}=0$.

Функционирование триггера при различных сочетаниях входных логических уровней иллюстрируется временной диаграммой.




Временная диаграмма работы триггера ТВ6



Два JK-триггера
530-, 531-, 533-, 555, 1533ТВ9
(8 — общ., 16 — +5 В).

ИС отличается от триггера ТВ6 лишь наличием дополнительного входа асинхронной установки S , на котором в синхронном режиме, так же как и на входе R , устанавливают уровень логической «1». Для перевода триггера в состояние логической «1» на вход S подают уровень логического «0».


ТВ6 лишь наличием входа асинхронной установки S вместо R . В синхронном режиме $\bar{S}=1$, в режиме асинхронного перевода триггера в единичное состояние $\bar{S}=0$.



Два JK-триггера
530-, 531-, 1533ТВ11
(7 — общ., 14 — +5 В).


ИС содержит два триггера с общим тактовым S и обнуляющим R входами. Входы $J1$, $K1$, $S1$ и выход $Q1$ относятся к первому триггеру, ко второму — $J2$, $K2$, $S2$ и $Q2$. Установочные входы $S1$, $S2$, R являются асинхронными, управление по которым осуществляют, так же как и в приведенных выше триггерах ТВ1, ТВ6, ТВ9 и ТВ10.

Смена выходных состояний триггера происходит по отрицательному фронту тактового импульса (см. временную диаграмму для ТВ6).




Два JK-триггера
135-, 155-, 1533ТВ15
(8 — общ., 16 — +5 В).

При работе в асинхронном режиме перевод триггера в единичное и нулевое состояния осуществляют по входам S и R соответственно. При синхронном управлении, когда используются входы J и K , смена состояний совершается по положительному фронту тактового импульса на входе S . Причем следует иметь в виду, что в ТВ15, в отличие от вышеприведенных триггеров, вход K является инверсным.



Это позволяет при объединении входов *J* и *K* строить D-триггеры с установочными входами.

Иллюстрирует функционирование ИС временная диаграмма.



Временная диаграмма работы триггера TB15


Два триггера Шмитта с логическими элементами 4И-НЕ на входах

133-, 155ТЛ1


(7 — общ., 14 — +5 В).

Триггер Шмитта — бистабильное устройство с петлей гистерезиса, применяемое в цифровой схемотехнике для формирования импульсов с малым временем нарастания и спада. Характеризуется триггер Шмитта верхним $U_{срб}$ и нижним $U_{отп}$ пороговыми напряжениями, при которых происходит соответственно включение и выключение ИС. Для триггеров Шмитта, выполненных в базе ТТЛ, граничные значения пороговых уровней составляют: $U_{срб}=1,5$ В и $U_{отп}=1,1$ В.

ТЛ1



ТЛ2



Шесть триггеров Шмитта с инверсией.

133-, 155-, 533-, 555-, 1533ТЛ2


(7 — общ., 14 — +5 В).


Четыре триггера Шмитта с логическими элементами 2И-НЕ на входах

133-, 155-, 530-, 531ТЛ3

(7 — общ., 14 — +5 В).


ТЛ3






Два D-триггера с установочными входами
133-, 155-, 530-, 531-, 533-, 555-, 1533TM2
(7 — общ., 14 — +5 В).

ИС функционирует как в синхронном, так и в асинхронном режимах. В последнем случае управление осуществляют по входам S и R . При работе в синхронном режиме $\bar{S}=\bar{R}=1$ и запись информации со входа D происходит по положительному фронту тактового импульса. Принцип действия триггера иллюстрируется временной диаграммой.




Временная диаграмма работы триггера TM2



Четыре D-триггера

133-, 155TM5
(11 — общ., 4 — +5 В).

Структура представляет собой две пары асинхронных D -триггеров, каждая из которых имеет общий вход загрузки L . Информация на выход Q передается при наличии на входе L высокого логического уровня. Для фиксации информации на входе L следует установить уровень логического «0».




Четыре D-триггера с прямым и инверсным входами

133-, 155-, 533-, 555TM7
(12 — общ., 5 — +5 В).

ИС отличается от TM5 лишь наличием дополнительных инверсных выходов.

ТМ8



Четыре D-триггера с общей синхронизацией

155-, 530-, 531-, 533-, 555-, 1533ТМ8
(8 — общ., 16 — +5 В).


В синхронном режиме $\bar{R}=1$ и запись информации происходит одновременно во все триггеры под действием положительного фронта тактового импульса на входе С. Асинхронное обнуление наступает при $\bar{R}=0$.

Шесть D-триггера с общей синхронизацией

530-, 531-, 533-, 555-, 1533ТМ9
(8 — общ., 16 — +5 В).

По принципу функционирования ИС повторяет ТМ8.

ТМ9





Четыре RS-триггера

533-, 555-, 1533ТР2
(8 — общ., 16 — +5 В).

ИС содержит четыре асинхронных триггера, каждый из которых имеет установочные входы S и R . Причем, в двух триггерах ИС установка в единичное состояние может быть осуществлена по двум входам $S1$ и $S2$, объединенных логикой $S1 \vee S2 = S$. Разумеется, при такой входной логике каждый из входов действует вне зависимости от состояния другого. Работа последних триггеров поясняется временной диаграммой. Следует также иметь в виду, что состояние выхода $Q=0$, наступающее при $S1 = S2 = R = 0$, является неустойчивым.

ТР2



Временная диаграмма работы триггера ТР2

Параметры при $T=+25^{\circ}\text{C}$

Параметр	K155ТВ1	K555ТВ6	KP1533ТВ6
$I_{\text{пот}}, \text{мА} \leq$	20	8	4,5
$I_{\text{вх}}^0(\text{J,K}), \text{мА} \leq$	$ -1,6 $	$ -0,4 $	$ -0,2 $
$I_{\text{вх}}^0(\text{R,C}), \text{мА} \leq$	$ -3,2 $	$ -0,8 $	$ -0,4 $
$I_{\text{вх}}^0(\text{S}), \text{мА} \leq$	$ -3,2 $	—	—
$I_{\text{вх}}^1(\text{J,K}), \text{мА} \leq$	0,04	0,02	0,02
$I_{\text{вх}}^1(\text{R}), \text{мА} \leq$	0,08	0,06	0,04
$I_{\text{вх}}^1(\text{C}), \text{мА} \leq$	0,08	0,08	0,04
$I_{\text{вх}}^1(\text{S}), \text{мА} \leq$	0,08	—	—
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0}$	40	30	25
$t_{\text{зд.р.нс}}^{0,1}$	25	20	20

Параметр	KP531ТВ9	K555ТВ9	KP1533ТВ9
$I_{\text{пот}}, \text{мА} \leq$	50	6	4,5
$I_{\text{вх}}^0(\text{J,K}), \text{мА} \leq$	$ -1,6 $	$ -0,4 $	$ -0,2 $
$I_{\text{вх}}^0(\text{C}), \text{мА} \leq$	$ -4 $	$ -0,8 $	$ -0,2 $
$I_{\text{вх}}^0(\text{S,R}), \text{мА} \leq$	$ -7 $	$ -0,8 $	$ -0,4 $
$I_{\text{вх}}^1(\text{J,K}), \text{мА} \leq$	0,05	0,02	0,02
$I_{\text{вх}}^1(\text{C,S,R}), \text{мА} \leq$	0,01	0,08	0,04
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0(0,1)}$	7	20	19

Параметр	KP531ТВ10	KP531ТВ11	KP1533ТВ10	KP1533ТВ11
$I_{\text{пот}}, \text{мА} \leq$	50	50	4,5	4,5
$I_{\text{вх}}^0(\text{J,K}), \text{мА} \leq$	$ -1,6 $	$ -1,6 $	$ -0,2 $	$ -0,2 $
$I_{\text{вх}}^0(\text{C}), \text{мА} \leq$	$ -4 $	$ -8 $	$ -0,2 $	$ -0,2 $
$I_{\text{вх}}^0(\text{S}), \text{мА} \leq$	$ -7 $	$ -7 $	$ -0,4 $	$ -0,4 $
$I_{\text{вх}}^0(\text{R}), \text{мА} \leq$	—	$ -14 $	—	$ -0,4 $
$I_{\text{вх}}^1(\text{J,K}), \text{мА} \leq$	0,05	0,05	0,02	0,02

Продолжение таблицы

Параметр	КР531ТВ10	КР531ТВ11	КР1533ТВ10	КР1533ТВ11
$I_{вх}^1(C), \text{мА} \leq$	0,1	0,2	0,02	0,02
$I_{вх}^1(S), \text{мА} \leq$	0,1	0,1	0,04	0,04
$I_{вх}^1(R), \text{мА} \leq$	—	0,2	—	0,04
$U_{вых}^0, \text{В} \leq$	0,5	0,5	0,4	0,4
$U_{вых}^1, \text{В} \geq$	2,7	2,7	2,5	2,5
$t^{1,0(0,1)}$ з.д.р. нс \leq	7	7	19	19

Параметр	К155ТВ15	КР1533ТВ15
$I_{пот}, \text{мА} \leq$	30	4
$I_{вх}^0(J,K), \text{мА} \leq$	-1,6	-0,2
$I_{вх}^0(C,S), \text{мА} \leq$	-3,2	-0,4
$I_{вх}^0(R), \text{мА} \leq$	-4,8	-0,4
$I_{вх}^1(J,K), \text{мА} \leq$	0,04	0,02
$I_{вх}^1(C,S), \text{мА} \leq$	0,08	0,04
$I_{вх}^1(R), \text{мА} \leq$	0,16	0,04
$U_{вых}^0, \text{В} \leq$	0,4	0,4
$U_{вых}^1, \text{В} \geq$	2,4	2,5
$t^{1,0}$ з.д.р.(S,R-Q), нс \leq	35	17
$t^{1,0}$ з.д.р.(C-Q), нс \leq	28	20
$t^{0,1}$ з.д.р.(S,R-Q), нс \leq	15	15
$t^{0,1}$ з.д.р.(C-Q), нс \leq	16	18

Параметр	К155ТЛ1	К155ТЛ2	К555ТЛ2	К155ТЛ3	КР531ТЛ3	КР1533ТЛ2
$I_{пот}, \text{мА} \leq$	32	60	21	40	68	17
$I_{вх}^0, \text{мА} \leq$	-1,6	-1,2	-0,4	-1,2	-2	-0,2
$I_{вх}^1, \text{мА} \leq$	0,04	0,04	0,02	0,02	0,05	0,02
$U_{вых}^0, \text{В} \leq$	0,4	0,4	0,5	0,4	0,5	0,4
$U_{вых}^1, \text{В} \geq$	2,4	2,4	2,7	2,4	2,7	2,5
$t^{1,0}$ з.д.р. нс \leq	22	26	22	26	13	22
$t^{0,1}$ з.д.р. нс \leq	27	28	22	28	10,5	
$U_{срб}, \text{В} =$	1,5	1,5	—	1,5	—	—
$U_{орм}, \text{В} =$	1,1	1,1	—	1,1	—	—

Параметр	K155TM2	KP531TM2	K555TM2	KP1533TM2
$I_{\text{пот}}, \text{мА} \leq$	30	50	8	4
$I_{\text{вх}}^0(D, S), \text{мА} \leq$	-1,6	-4	-0,8	-0,4
$I_{\text{вх}}^0(C, R), \text{мА} \leq$	-3,2	-6	-1,2	
$I_{\text{вх}}^1(D), \text{мА} \leq$	0,04	0,05	0,02	0,02
$I_{\text{вх}}^1(C), \text{мА} \leq$	0,08	0,1	0,04	
$I_{\text{вх}}^1(R), \text{мА} \leq$	0,12	0,15	0,06	
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,5
$t_{\text{зд.р.нс}}^{1,0}$	40	13,5	40	24
$t_{\text{зд.р.нс}}^{0,1}$	25	12	25	22

Параметр	K155TM5	K155TM7	K555TM7
$I_{\text{пот}}, \text{мА} \leq$	53	53	12
$I_{\text{вх}}^0(D), \text{мА} \leq$	-3,2	-3,2	-0,04
$I_{\text{вх}}^0(C), \text{мА} \leq$	-6,4	-6,4	-1,6
$I_{\text{вх}}^1(D), \text{мА} \leq$	0,08	0,08	0,02
$I_{\text{вх}}^1(C), \text{мА} \leq$	0,16	0,16	0,08
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,5
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4	2,7
$t_{\text{зд.р}(D-Q), \text{нс}}^{1,0}$	25	—	—
$t_{\text{зд.р}(L-Q), \text{нс}}^{1,0}$	15	15	25
$t_{\text{зд.р}(L-Q), \text{нс}}^{0,1}$	30	30	35
$t_{\text{зд.р}(D-Q), \text{нс}}^{0,1}$		—	—

Параметр	K155TM8	KP531TM8	K555TM8	KP1533TM8
$I_{\text{пот}}, \text{мА} \leq$	45	96	18	14
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-2	-0,4	-0,2
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,05	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,7	2,4
$t_{\text{зд.р}(C-Q), \text{нс}}^{1,0}$	30	25	30	24


Продолжение таблицы

Параметр	K155TM8	KP531TM8	K555TM8	KP1533TM8
$t_{зд.р(R-Q),нс}^{1,0} \leq$	35	22	35	26
$t_{зд.р(C-Q),нс}^{0,1} \leq$	30	25	30	22
$t_{зд.р(R-Q),нс}^{0,1} \leq$	25		25	24

Параметр	KP531TM9	K555TM9	K1533TM9
$I_{пот,МА} \leq$	144	26	19
$\Gamma_{вх,МА}^0 \leq$	-2	-0,4	-0,2
$\Gamma_{вх,МА}^1 \leq$	0,05	0,02	0,02
$U_{вых,В}^0 \leq$	0,5	0,5	0,4
$U_{вых,В}^1 \leq$	2,7	2,7	2,4
$t_{зд.р(C-Q),нс}^{1,0} \leq$	17	30	24
$t_{зд.р(R-Q),нс}^{1,0} \leq$	22	35	26
$t_{зд.р(C-Q),нс}^{0,1} \leq$	12	30	22


Параметр	K555TP2	KP1533TP2
$I_{пот,МА} \leq$	7	5,5
$\Gamma_{вх,МА}^0 \leq$	-0,4	-0,2
$\Gamma_{вх,МА}^1 \leq$	0,02	0,02
$U_{вых,В}^0 \leq$	0,5	0,4
$U_{вых,В}^1 \geq$	2,7	2,5
$t_{зд.р(S-Q),нс}^{1,0} \leq$	21	22
$t_{зд.р(R-Q),нс}^{1,0} \leq$	27	26
$t_{зд.р(S-Q),нс}^{0,1} \leq$	22	22

5.2 РЕГИСТРЫ



Четырехразрядный регистр сдвига с параллельным и последовательным входами
133-, 155ИР1
(7 — общ., 14 — +5 В).

При параллельной записи информации, установленной на четырехразрядном входе D , на вход параллельной загрузки L подают уровень логической «1», а на тактовый вход $C1$ — тактовый импульс, по отрицательному фронту которого данные переписываются на выход регистра Q . Состояние входов DR и $C2$ может быть при этом произвольным. Для последовательной записи информации со сдвигом вправо (от $Q0$ к $Q3$) записываемый код подают на вход DR , на входе L поддерживают уровень логического «0», а тактовые импульсы посылают на вход $C2$. Запись и сдвиг, так же как и в предыдущем режиме, происходят в моменты формирования отрицательных фронтов. Состояния входов D и $C1$ могут быть любыми, т.к. логический «0» на входе L блокирует прохождение сигналов с указанных входов.



Восьмиразрядный регистр сдвига с параллельным выходом
533-, 555ИР8
(7 — общ., 14 — +5 В).


Запись и сдвиг информации совершаются под действием положительного фронта тактового импульса на входе C . На входе обнуления R в этом режиме устанавливают уровень логической «1», а информацию подают на любой из входов $D1, D2$. Причем на свободном входе D фиксируют уровень логической «1».

Асинхронное обнуление регистра производят подачей уровня логического «0» на вход R .

Восьмиразрядный регистр сдвига с последовательным выходом
533-, 555-, 1533ИР9
(8 — общ., 16 — +5 В).

Входная информация, представленная в параллельном коде на входе D , записывается в регистр асинхронно при $L=0$. Причем состояния других входов могут быть произвольными. После записи на выходе $Q7$ появляется логический уровень, отвечающий разряду $D7$ входного кода. Для сдвига информации вправо на один из тактовых входов C (можно поочередно) подают последовательность импульсов,


ИР9



по положительным фронтам которых происходит сдвиг и прием информации в последовательном коде по входу *DR*. На свободном входе *C* устанавливают уровень логического «0».

ИР10

Восьмиразрядный регистр сдвига с последовательным выходом 533-, 555-, 1533ИР10 (8 — общ., 16 — +5 В).



ИС отличается от регистра ИР9 наличием


режимов параллельного синхронного ввода и асинхронного обнуления. Обнуление совершается при $\bar{R}=0$.

Четырехразрядный универсальный реверсивный регистр сдвига 530-, 531-, 533-, 555ИР11 (8 — общ., 16 — +5 В).

Регистр функционирует в одном из четырех режимов, которые задаются двухразрядным кодом на входе *S* (см. таблицу режимов).

Таблица режимов ИР11


ИР11



S0	S1	Режим
0	0	Хранение
0	1	Сдвиг влево
1	0	Сдвиг вправо
1	1	Параллельный ввод

Параллельный ввод информации со входа *D* происходит синхронно, по положительному фронту тактового импульса на входе *C*. При этом $\bar{R}=1$, а состояния других входов произвольные. Сдвиг информации, поступающей последовательным кодом на вход *DL* (сдвиг влево) или *DR* (сдвиг вправо), также совершается под действием положительных фронтов. Состояния входа *D*, а также одного из *DL* или *DR* (в зависимости от направления сдвига), могут быть произвольными.

Асинхронное обнуление регистра наступает при $\bar{R}=0$.



Четырехразрядный регистр сдвига с параллельным входом


530-, 531ИР12

(8 — общ., 16 — +5 В).

Особенностью регистра являются входы J , K , позволяющие принимать информацию в последовательном коде как по одному из них, так и одновременно по обоим при их объединении. В последнем случае имеем D -вход. Фиксирование и сдвиг данных происходят по положительному фронту тактового импульса на входе C . В ситуации раздельного управления входами J , K , если $J=1$, а $\bar{K}=0$, то по фронту тактового импульса, помимо сдвига информации от $Q0$ к $Q3$, на выходе $Q0$ после сдвига будет присутствовать инверсия его предыдущего состояния. Если же $J=0$, а $\bar{K}=1$, то после сдвига данных состояние разряда $Q0$ не изменится. Последовательный ввод и сдвиг возможны, если $\bar{L}=1$, независимо от состояния четырехразрядного входа параллельной записи D .

Параллельная загрузка осуществляется синхронно при $\bar{L}=0$ и любых состояниях входов J , K .

Во всех перечисленных режимах на входе сброса R поддерживают уровень логической «1». Для асинхронной очистки регистра на вход R посылают логический «0».



Восьмиразрядный универсальный регистр сдвига

133-155ИР13

(12 — общ., 24 — +5 В).


ИС обеспечивает синхронное функционирование в следующих режимах: параллельный ввод, последовательный ввод со сдвигом вправо и последовательный ввод со сдвигом влево. Режим выбирают заданием соответствующего кода на входе S (см. таблицу режимов).

Таблица режимов ИР13

S0	S1	Режим
0	0	Хранение
0	1	Сдвиг влево
1	0	Сдвиг вправо
1	1	Параллельный ввод

В режиме параллельного ввода информация, представленная в параллельном коде на входе D , записывается в регистр по положительному фронту тактового импульса на входе C . При этом $\bar{R}=1$, а состояния других входов, кроме режимных, могут быть произвольными. Для последовательного ввода и сдвига в одну из сторон информация подается поразрядно на выбранный вход DR или DL (DR — сдвиг вправо, DL — влево) и синхронно с положительными фронтами тактовых импульсов поступает на разрядные выходы $Q0$ — $Q7$. В этом случае также $\bar{R}=1$, на режимных входах устанавливают требуемый код, а состояние других входов произвольное.

Асинхронное обнуление регистра происходит при $\bar{R}=0$.




Четырехразрядный регистр с параллельным входом и третьим состоянием выхода
155-, 533-, 555ИР15
(8 — общ., 16 — +5 В).

Регистр обеспечивает синхронную запись параллельного кода при $L1=L2=R=0$ по положительному фронту тактового импульса.

Для перевода выхода регистра Q в высокоимпедансное состояние достаточно на один из входов OE подать уровень логической «1».

Асинхронное обнуление наступает при $R=1$.




Четырехразрядный регистр сдвига с параллельным и последовательным входами и третьим состоянием выхода
533-, 555ИР16
(7 — общ., 14 — +5 В).

Параллельная запись данных со входа D происходит синхронно по отрицательному фронту тактового импульса при $L=1$.

Состояния входов DR и OE при этом могут быть любыми. В случае же последовательного ввода информации на входе L устанавливают уровень логического «0», а данные подают на вход DR (сдвиг вправо). Запись и сдвиг также совершаются по отрицательным фронтам тактового сигнала,

независимо от состояния входов D , OE . При $OE=0$ работа последовательных структур ИС не меняется, однако выход Q переходит в состояние высокого импеданса.

ИР17



Двенадцатиразрядный регистр последовательного приближения

133-, 155ИР17


(12 — общ., 24 — +5 В).

ИС предназначена для построения АЦП, действующих согласно алгоритму последовательного приближения и может быть использована с двенадцатиразрядным ЦАП. Запуск ИС осуществляют подачей кратковременного отрицательного импульса на стартовый вход *ST*. В связи с чем на старшем разрядном выходе *Q11* формируется уровень логического «0» (на всех остальных логические «1»), служащий началом поразрядного уравнивания. На информационный вход *DI* поступают сигналы сравнения, которые синхронизируются

тактовыми импульсами, действующими на входе *C*. По завершении преобразования на выходе *QCC* появляется уровень логического «0», который может быть использован для повторного запуска регистра.

Вход *E* является входом разрешения преобразования, которое совершается при $\bar{E}=0$. Выход *D0* служит для последовательного вывода данных.

ИР18



Шестиразрядный регистр с параллельным входом

530-, 531ИР18

(8 — общ., 16 — +5 В).

Загрузка данных происходит при $\bar{L}=0$ по положительному фронту тактового импульса на входе *C*. При $\bar{L}=1$ ввод запрещается и действие входных сигналов на выходе *Q* не отражается.


ИР19


Четырехразрядный регистр с параллельным входом

530-, 531ИР19

(8 — общ., 16 — +5 В).


ИС отличается от регистра ИР18 лишь количеством разрядов и наличием комплементарных выходов.





Двухканальный четырехразрядный регистр с параллельным входом
530-, 531ИР20
(8 — общ., 16 — +5 В).


В структуру ИС входят четыре двухканальных мультиплексора, управляемых по входу *WS* и нагруженных на четыре *D*-триггера. При *WS*=0 по положительному фронту тактового импульса на выходе *Q* фиксируется информация со входа *DA*, при *WS*=1 — со входа *DB*.



Четырехразрядное сдвигающее комбинационное устройство
530-, 531ИР21
(8 — общ., 16 — +5 В).

ИС представляет собой комбинационное устройство, назначением которого является коммутация входных данных *DI* таким образом, что на разрядных выходах *DO* при трансляции только четырех разрядов *DI* происходит смещение кода на один, два или три разряда.

Разрядное окно (выход)



Входные данные

Диаграмма состояний выхода ИР21

Отмеченное иллюстрируется диаграммой состояний. Можно предположить, что разрядные выходы *DO0-DO3* — своего рода окно,

вдоль которого двигается последовательный семиразрядный код $I=(16,15,14,13,12,11,10)$. Учитывая, что окно состоит из четырех разрядов, в его границах всегда будут также четыре каких-либо разряда I .

В показанном примере в первом такте в разрядном окне находятся 6, 5, 4 и 3 разряды, во втором — 5, 4, 3 и 2 разряды и т.д. Таким образом, на выходе DO можно наблюдать сдвиг данных, поданных на вход DI . Сдвиг осуществляют генерацией текущего двоичного кода на селекторных входах $S0, S1$. Причем в зависимости от знака приращения будет меняться и направление сдвига.

В целом работа ИС описывается таблицей истинности.

Таблица истинности ИР21

\overline{OE}	$S1$	$S0$	$\overline{DO3}$	$\overline{DO2}$	$\overline{DO1}$	$\overline{DO0}$
0	0	0	$\overline{DI6}$	$\overline{DI5}$	$\overline{DI4}$	$\overline{DI3}$
0	0	1	$\overline{DI5}$	$\overline{DI4}$	$\overline{DI3}$	$\overline{DI2}$
0	1	0	$\overline{DI4}$	$\overline{DI3}$	$\overline{DI2}$	$\overline{DI1}$
0	1	1	$\overline{DI3}$	$\overline{DI2}$	$\overline{DI1}$	$\overline{DI0}$
1	X	X	Z	Z	Z	Z

Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода


530-, 531-, 533-, 555-, 1533ИР22

(для 530-, 531-, 555-, 1533ИР22 10 — общ., 20 — +5 В;

для 533ИР22,

10 — общ., 24 — +5 В).


Передача параллельного восьмиразрядного кода на выход Q



производится асинхронно подачей уровня логической «1» на вход загрузки L при $\overline{OE}=0$. Для фиксации данных на входе L устанавливают уровень логического «0».

Перевод выхода регистра в третье состояние происходит при $\overline{OE}=1$, независимо от состояния других входов.

На рисунке в скобках указана нумерация для корпусов с 24 выводами (533ИР22)



Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода

530-, 531, 533-, 555-, 1533ИР23

(для 530-, 531-, 555-, 1533ИР23

10 — общ., 20 — +5 В;

для 533ИР23 10 — общ., 24 — +5 В).

В отличие от ИР22, в данном регистре запись производится синхронно, по положительному фронту тактового импульса на входе С. В остальном ИР22 и ИР23 аналогичны.

На рисунке в скобках указана нумерация для корпусов с 24 выводами (533ИР23)

Восьмиразрядный универсальный реверсивный регистр сдвига с третьим состоянием выхода

530-, 531-, 1533ИР24

(10 — общ., 20 — +5 В).

Регистр функционирует в следующих синхронных режимах: параллельный ввод, последовательный ввод со сдвигом вправо и последовательный ввод со сдвигом влево. Задаёт режим двухразрядный код на входе S (см. таблицу режимов). Особенностью ИС является двунаправленная восьмиразрядная шина, позволяющая как вводить информацию при параллельной загрузке, так и выводить в соответствующих режимах. Управляют шиной двоичным кодом, задаваемым на входах OE и S (см. таблицу состояний шины).




Таблица режимов ИР24


S1	S0	Режим
0	0	Хранение
1	0	Сдвиг влево
0	1	Сдвиг вправо
1	1	Параллельный ввод

Таблица состояний шины ИР24

OE1	OE2	S1	S0	Режим
0	0	X	0	Вывод DB ← выход
0	0	0	X	Ввод DB ← вход
X	1	X	X	DB = Z

Фиксация данных и сдвиг происходят в моменты формирования положительных фронтов на синхровходе C при $\bar{R}=1$. При параллельной загрузке на входах сдвига влево DL и вправо DR могут быть любые логические уровни. Следует также иметь в виду, что дополнительные выходы $Q0$ и $Q7$ соединены непосредственно с триггерами младшего и старшего разрядов соответственно и третьего состояния не имеют.

Асинхронная очистка регистра происходит при $\bar{R}=0$.



Четырехразрядный регистр сдвига с параллельным и последовательным входами и третьим состоянием выхода


533ИР25

(8 — общ., 16 — +5 В).

Регистр позволяет вводить информацию как в параллельном коде по входу D , так и в последовательном по входу DR со сдвигом вправо. Запись происходит синхронно под действием отрицательного фронта тактового импульса на входе C . В режиме параллельной загрузки на входе L устанавливают высокий логический уровень при любом состоянии входа DR и $\bar{R}=1$. В случае последовательного ввода $L=0$, $\bar{R}=1$, а на входе D любая, не вводимая в регистр информация.

Перевод выхода регистра Q в высокоимпедансное состояние может производиться в любом режиме при $OE=1$. В остальных случаях $OE=0$. Выход $Q3$ не имеет третьего состояния, т. к. соединен непосредственно с выходом триггера старшего разряда.

Обнуление регистра асинхронное при $\bar{R}=0$.



Регистровый файл (4×4) с третьим состоянием выхода

533-, 555-, 1533ИР26

(8 — общ., 16 — +5 В).


ИС содержит четыре четырехбитовых регистра с параллельным вводом информации и позволяет совмещать во времени циклы записи и считывания четырехразрядных слов. Управляют схемами по отдельным адресным входам записи AW и считывания AR . Режимы записи и чтения иллюстрируются соответствующими таблицами, где в последних столбцах указаны номера регистров, к которым происходит обращение. При записи в от-

меченный в таблице регистр со входа *DI* заносятся информационные биты, при считывании содержимое вызванного регистра передается на выходную шину *Q*.

Цикл записи и чтения

Цикл записи				Цикл чтения			
AW1	AW0	\overline{WR}	Номер регистра	AR1	AR0	\overline{RD}	Номер регистра
0	0	0	0	0	0	0	0
0	1	0	1	0	1	0	1
1	0	0	2	1	0	0	2
1	1	0	3	1	1	0	3
X	X	1	Запись запрещена	X	X	1	Q=Z


ИР27



Восьмиразрядный регистр с параллельным входом
533-, 555-, 1533ИР27
(10 — общ., 20 — +5 В).

Ввод данных происходит синхронно, по положительному фронту тактового импульса при $\overline{L}=0$. Для фиксации данных в регистре на входе *L* устанавливают уровень логической «1».

ИР29




Восьмиразрядный регистр с последовательным входом и третьим состоянием выхода

533-, 1533ИР29
(12 — общ., 24 — +5 В
для корпуса с 24 выводами;
(10 — общ., 20 — +5 В
для корпуса с 20 выводами).

В скобках дана нумерация выводов для КР1533ИР29, КФ1533ИР29 (20 выводов).

ИС отличается от ИР24 лишь наличием режима синхронного обнуления. Очистка регистра наступает при $\overline{R}=0$ по положительному фронту тактового импульса на входе *C*.




Двадцатичетырехразрядный
регистр сдвига с последовательным
входом

1533ИР31

(28 — общ., 14 — +5 В).

Ввод данных производится
синхронно под действием положи-
тельных фронтов тактовых импуль-
сов на входе С.




Регистровый файл (4×4) с открытым
коллекторным выходом

155-, 533-, 555-, 1533ИР32

(8 — общ., 16 — +5 В).

ИС отличается от ИР26 отсутствием вы-
сокого импеданса выходных каскадов, ко-
торые в данном случае построены по схеме с
открытым коллектором. Функционирование
же ИР32 аналогично ИР26, за тем исключе-
нием, что в режиме чтения при $\overline{RD}=1$ на вы-
ходах ИС устанавливаются уровни
логических «1».




Восьмиразрядный регистр с параллельным
входом и третьим состоянием выхода

1533ИР33

(10 — общ., 20 — +5 В).

По принципу функционирования ИС по-
вторяет ИР22.

ИР34




Два четырехразрядных регистра с параллельным входом и третьим состоянием выхода

1533ИР34

(12 — общ., 24 — +5 В).

ИС отличается от ИР33 (ИР22) разрядностью и наличием входа асинхронного обнуления. При записи информации $\bar{R}=1$, при обнулении $\bar{R}=0$.

ИР35



Восьмиразрядный регистр с параллельным входом


533-, 555ИР35

(10 — общ., 20 — +5 В).

Ввод данных осуществляется по отрицательному фронту тактового импульса на входе С, при $\bar{R}=1$.

Асинхронное обнуление наступает при $\bar{R}=0$.

ИР37




Восьмиразрядный регистр с параллельным входом и третьим состоянием выхода

1533ИР37

(10 — общ., 20 — +5 В).

Параллельная запись информации происходит синхронно, по положительному фронту тактового импульса на входе С. Информация в регистре фиксируется независимо от состояния входа \overline{OE} . Однако при $\overline{OE}=1$ выход Q переходит в высокоимпедансное состояние и трансляция данных на выход невозможна.

ИР38




Два четырехразрядных регистра с параллельным входом и третьим состоянием выхода

1533ИР38

(12 — общ., 24 — +5 В).

ИС отличается от ИР37 лишь наличием входа асинхронного обнуления, которое происходит при $\overline{R}=0$. В остальных режимах $\overline{R}=1$.

РПЗ



Регистровый файл с третьим состоянием выхода

133-, 155РПЗ

(12 — общ., 24 — +5 В).

ИС содержит шестнадцатиразрядный регистр, позволяющий хранить восемь двухбитовых слов, поступающих по двум независимым каналам А и В. В канале А предусмотрена раздельная адресация в режимах записи (вход АWA) и чтения (вход АRA). Такая организация позволяет вводить одни данные по входу DIA и считывать другие данные на выходе DOA одновременно и по разным адресам. В канале В адресация совмещенная — адресный вход АВ.

Запись данных происходит синхронно, по положительному фронту тактового импульса на входе С при $\overline{WA}=0$ или $\overline{WB}=0$, однако чтение является режимом асинхронным и производится при $\overline{RA}=0$ или $\overline{RB}=0$.

Для перевода выходов ИС в третье состояние задают условие $\overline{RA}=1$ или $\overline{RB}=1$.

Параметры при $T = +25^{\circ}\text{C}$

Параметр	K155ИР1	Параметр	K155ИР1
$I_{\text{пот}}, \text{мА} \leq$	32	$I_{\text{вх}}^1(\text{ост.}), \text{мА} \leq$	0,04
$I_{\text{вх}}^0(L), \text{мА} \leq$	-3,2	$U_{\text{вых}}^0, \text{В} \leq$	0,4
$I_{\text{вх}}^0(\text{ост.}), \text{мА} \leq$	-1,6	$U_{\text{вых}}^1, \text{В} \geq$	2,4
$I_{\text{вх}}^1(L), \text{мА} \leq$	0,08	$t_{\text{зд.р.нс}}^{1,0(0,1)} \leq$	35

Параметр	K555ИР8	Параметр	K555ИР8
$I_{\text{пот}}, \text{мА} \leq$	27	$U_{\text{вых}}^1, \text{В} \geq$	2,7
$I_{\text{вх}}^0, \text{мА} \leq$	-0,4	$t_{\text{зд.р}(C-Q), \text{нс}}^{1,0} \leq$	32
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	$t_{\text{зд.р}(R-Q), \text{нс}}^{1,0} \leq$	36
$U_{\text{вых}}^0, \text{В} \leq$	0,5	$t_{\text{зд.р}(C-Q), \text{нс}}^{0,1} \leq$	27

Параметр	K555ИР9	Параметр	K555ИР9
$I_{\text{пот}}, \text{мА} \leq$	36	$t_{\text{зд.р}(L-Q), \text{нс}}^{1,0(0,1)} \leq$	35
$I_{\text{вх}}^0(L), \text{мА} \leq$	-1,2	$t_{\text{зд.р}(C1-Q), \text{нс}}^{1,0(0,1)} \leq$	40
$I_{\text{вх}}^0(\text{ост.}), \text{мА} \leq$	-0,4	$t_{\text{зд.р}(D7-Q), \text{нс}}^{1,0} \leq$	30
$I_{\text{вх}}^1(L), \text{мА} \leq$	0,06	$t_{\text{зд.р}(D7-\bar{Q}), \text{нс}}^{1,0} \leq$	25
$I_{\text{вх}}^1(\text{ост.}), \text{мА} \leq$	0,02	$t_{\text{зд.р}(D7-Q), \text{нс}}^{0,1} \leq$	
$U_{\text{вых}}^0, \text{В} \leq$	0,5	$t_{\text{зд.р}(D7-\bar{Q}), \text{нс}}^{0,1} \leq$	30
$U_{\text{вых}}^1, \text{В} \geq$	2,5		

Параметр	K555ИР10	K1533ИР10
$I_{\text{пот}}, \text{мА} \leq$	38	29
$I_{\text{вх}}^0, \text{мА} \leq$	-0,4	-0,2
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,7	2,5
$t_{\text{зд.р}(R-Q), \text{нс}}^{1,0} \leq$	30	21
$t_{\text{зд.р}(C2-Q), \text{нс}}^{1,0(0,1)} \leq$	35	19

Параметр	КР531ИР11	КМ555ИР11
$I_{\text{пот, МА}} \leq$	135	23
$I_{\text{вх, МА}}^0 \leq$	-2	-0,4
$I_{\text{вх, МА}}^1 \leq$	0,05	0,02
$U_{\text{вых, В}}^0 \leq$	0,5	0,5
$U_{\text{вых, В}}^1 \geq$	2,7	2,7
$t_{\text{зд. р(R-Q), нс}}^{1,0} \leq$	22	30
$t_{\text{зд. р(C-Q), нс}}^{1,0} \leq$	20	26
$t_{\text{зд. р(C-Q), нс}}^{0,1} \leq$	14,5	22

Параметр	КР531ИР12	К1555ИР13
$I_{\text{пот, МА}} \leq$	109	116
$I_{\text{вх, МА}}^0 \leq$	-2	-1,6
$I_{\text{вх, МА}}^1 \leq$	0,05	0,04
$U_{\text{вых, В}}^0 \leq$	0,5	0,4
$U_{\text{вых, В}}^1 \geq$	2,7	2,4
$t_{\text{зд. р(R-Q), нс}}^{1,0} \leq$	22	35
$t_{\text{зд. р(C-Q), нс}}^{1,0} \leq$	20	30
$t_{\text{зд. р(C-Q), нс}}^{0,1} \leq$	14,5	26

Параметр	К155ИР15	К555ИР15
$I_{\text{пот, МА}} \leq$	72	24
$I_{\text{вх, МА}}^0 \leq$	-1,6	-0,4
$I_{\text{вх, МА}}^1 \leq$	0,04	0,02
$U_{\text{вых, В}}^0 \leq$	0,4	0,4
$U_{\text{вых, В}}^1 \geq$	2,4	2,4
$t_{\text{зд. р(C-Q), нс}}^{1,0} \leq$	31	30
$t_{\text{зд. р(R-Q), нс}}^{1,0} \leq$	27	35
$t_{\text{зд. р(C-Q), нс}}^{0,1} \leq$	43	25

Параметр	K555ИР16	Параметр	K555ИР16
$I_{\text{пот,МА}} \leq$	20,5	$U_{\text{вых,В}}^0 \leq$	0,5
$I_{\text{вх(С)}}^0, \text{МА} \leq$	-0,42	$U_{\text{вых,В}}^1 \geq$	2,4
$I_{\text{вх(ост.)}}^0, \text{МА} \leq$	-0,34	$t_{\text{зд.р(C-Q)}}^{1,0}, \text{нс} \leq$	70
$I_{\text{вх,МА}}^1 \leq$	0,003	$t_{\text{зд.р(C-Q)}}^{0,1}, \text{нс} \leq$	60

Параметр	K155ИР17	Параметр	K155ИР17
$I_{\text{пот,МА}} \leq$	124	$U_{\text{вых,В}}^1 \geq$	2,4
$I_{\text{вх(С,ST)}}^0, \text{МА} \leq$	-1,6	$t_{\text{зд.р(E-Q)}}^{1,0}, \text{нс} \leq$	24
$I_{\text{вх(E,DI)}}^0, \text{МА} \leq$	-3,2	$t_{\text{зд.р(C-Q)}}^{1,0}, \text{нс} \leq$	32
$I_{\text{вх(С)}}^1, \text{МА} \leq$	0,04	$t_{\text{зд.р(E-Q)}}^{0,1}, \text{нс} \leq$	19
$I_{\text{вх(ост.)}}^1, \text{МА} \leq$	0,08	$t_{\text{зд.р(C-Q)}}^{0,1}, \text{нс} \leq$	42
$U_{\text{вых,В}}^0 \leq$	0,4		

Параметр	KС531ИР18	KС531ИР19	KС531ИР20
$I_{\text{пот,МА}} \leq$	144	96	120
$I_{\text{вх,МА}}^0 \leq$	-2	-2	-2
$I_{\text{вх,МА}}^1 \leq$	0,05	0,05	0,05
$U_{\text{вых,В}}^0 \leq$	0,5	0,5	0,5
$U_{\text{вых,В}}^1 \geq$	2,7	2,7	2,7
$t_{\text{зд.р,нс}}^{1,0} \leq$	17	17	17
$t_{\text{зд.р,нс}}^{0,1} \leq$	12	12	12

Параметр	КС531ИР21	Параметр	КС531ИР21
$I_{\text{пот}}, \text{мА} \leq$	85	$U_{\text{вых}}^0, \text{В} \leq$	0,5
$I_{\text{вх}}^0 (S, OE), \text{мА} \leq$	-2	$U_{\text{вых}}^1, \text{В} \leq$	2,4
$I_{\text{вх}}^0 (DI), \text{мА} \leq$	-8	$i_{\text{зд.р.нс}}^{1,0} \leq$	20
$I_{\text{вх}}^1 (S, OE), \text{мА} \leq$	0,05	$i_{\text{зд.р.нс}}^{0,1} \leq$	17
$I_{\text{вх}}^1 (DI), \text{мА} \leq$	0,2		

Параметр	К555ИР26	К1533ИР26
$I_{\text{пот}}, \text{мА} \leq$	50	43
$I_{\text{вх}}^0 (WR), \text{мА} \leq$	-0,8	-0,2
$I_{\text{вх}}^0 (RD), \text{мА} \leq$	-1,2	-0,3
$I_{\text{вх}}^0 (\text{ост.}), \text{мА} \leq$	-0,4	-0,1
$I_{\text{вх}}^1 (WR), \text{мА} \leq$	0,04	0,04
$I_{\text{вх}}^1 (RD), \text{мА} \leq$	0,06	0,06
$I_{\text{вх}}^1 (\text{ост.}), \text{мА} \leq$	0,02	0,02
$I_{\text{вых. выкл.}}, \text{мА} =$	-0,02 + 0,02	-0,02 + 0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,5
$i_{\text{зд.р.}}^{1,0} (RD-Q), \text{нс} \leq$	45	—
$i_{\text{зд.р.}}^{0,1} (RD-Q), \text{нс} \leq$	40	—
$i_{\text{зд.р.}}^{1,0} (WR-Q), \text{нс} \leq$	—	43
$i_{\text{зд.р.}}^{0,1} (WR-Q), \text{нс} \leq$	—	38

Параметр	КР531ИР22	К555ИР22	КР1533ИР22
$I_{\text{пот,МА}} \leq$	160	45	25
$I_{\text{вх,МА}}^0 \leq$	$ -0,25 $	$ -0,4 $	$ -0,2 $
$I_{\text{вх,МА}}^1 \leq$	0,05	0,02	0,02
$I_{\text{вых,выкл,МА}} =$	-0,05+0,05	-0,02+0,02	—
$U_{\text{вых,В}}^0 \leq$	0,5	0,5	0,4
$U_{\text{вых,В}}^1 \geq$	2,4	2,4	2,4
$i_{\text{зд.р(L-Q),нс}}^{1,0} \leq$	20	36	27
$i_{\text{зд.р(L-Q),нс}}^{0,1} \leq$	18	25	26

Параметр	КР531ИР23	К555ИР23	КР1533ИР23	КР1533ИР29
$I_{\text{пот,МА}} \leq$	140	45	28	40
$I_{\text{вх,МА}}^0 \leq$	$ -0,25 $	$ -0,4 $	$ -0,2 $	$ -0,2 $
$I_{\text{вх,МА}}^1 \leq$	0,05	0,02	0,02	0,02
$I_{\text{вых,выкл,МА}} =$	-0,05+0,05	-0,02+0,02	—	—
$U_{\text{вых,В}}^0 \leq$	0,5	0,5	0,4	0,4
$U_{\text{вых,В}}^1 \geq$	2,4	2,4	2,4	2,5
$i_{\text{зд.р(C-Q),нс}}^{1,0} \leq$	19	34	18	19
$i_{\text{зд.р(C-Q),нс}}^{0,1} \leq$	17	28	15	13

Параметр	КР531ИР24	К555ИР27	КР1533ИР24	КР1533ИР27
$I_{\text{пот,МА}} \leq$	225	28	40	29
$I_{\text{вх,МА}}^0 \leq$	$ -2 $	$ -0,4 $	$ -0,2 $	$ -0,2 $
$I_{\text{вх,МА}}^1 \leq$	0,1	0,02	0,02	0,02

Продолжение таблицы

Параметр	КР531ИР24	К555ИР27	КР1533ИР24	КР1533ИР27
$I_{\text{вых. выкл.}} \text{ мА} =$	-0,025+0,025	—	—	—
$U_{\text{вых.}}^0, \text{ В} \leq$	0,5	0,5	0,4	0,4
$U_{\text{вых.}}^1, \text{ В} \geq$	2,4	2,7	2,4	2,5
$t_{\text{зд.р.}}^{1,0}(\text{R-Q}), \text{ нс} \leq$	21	—	22	—
$t_{\text{зд.р.}}^{1,0}(\text{R-DB}), \text{ нс} \leq$	24	—	22	—
$t_{\text{зд.р.}}^{1,0}(\text{C-Q}), \text{ нс} \leq$	20	27	18	15
$t_{\text{зд.р.}}^{1,0}(\text{C-DB}), \text{ нс} \leq$	21	—	19	—
$t_{\text{зд.р.}}^{0,1}(\text{C-Q}), \text{ нс} \leq$	—	27	13	11

Параметр	КР1533ИР33	Параметр	КР1533ИР33
$I_{\text{пот.}} \text{ мА} \leq$	27	$U_{\text{вых.}}^1, \text{ В} \geq$	2,4
$I_{\text{вх.}}^0 \text{ мА} \leq$	-0,2	$t_{\text{зд.р.}}^{1,0(0,1)}(\text{D-Q}), \text{ нс} \leq$	15
$I_{\text{вх.}}^1 \text{ мА} \leq$	0,02	$t_{\text{зд.р.}}^{1,0}(\text{OE-Q}), \text{ нс} \leq$	20
$U_{\text{вых.}}^0, \text{ В} \leq$	0,4	$t_{\text{зд.р.}}^{0,1}(\text{OE-Q}), \text{ нс} \leq$	27

Параметр	К155ИР32	К555ИР32	КР1533ИР32
$I_{\text{пот.}} \text{ мА} \leq$	150	40	34
$I_{\text{вх.}}^0 \text{ мА} \leq$	-1,6	-0,8	-0,2
$I_{\text{вх.}}^1 \text{ мА} \leq$	0,04	0,04	0,04
$U_{\text{вых.}}^0, \text{ В} \leq$	0,4	0,5	0,4
$I_{\text{ут. вых.}} \text{ мА} \leq$	0,03	0,02	0,1


Продолжение таблицы

Параметр	К155ИР32	К555ИР32	КР1533ИР32
$t_{зд.р(RD-Q),нс}^{1,0} \leq$	30	30	40
$t_{зд.р(RD-Q),нс}^{0,1} \leq$	15		60

Параметр	КР1533ИР34	К555ИР35	КР1533ИР37	КР1533ИР38
$I_{пот,МА} \leq$	31	27	27	31
$I_{вх,МА}^0 \leq$	$ -0,2 $	$ -0,4 $	$ -0,2 $	$ -0,2 $
$I_{вх,МА}^1 \leq$	0,02	0,02	0,02	0,02
$U_{вых,В}^0 \leq$	0,4	0,5	0,4	0,4
$U_{вых,В}^1 \geq$	2,4	2,7	2,4	2,4
$t_{зд.р(L-Q),нс}^{1,0} \leq$	26	—	—	—
$t_{зд.р(R-Q),нс}^{1,0} \leq$	28	27	—	22
$t_{зд.р(C-Q),нс}^{1,0(0,1)} \leq$	—	27	15	15
$t_{зд.р(L-Q),нс}^{0,1} \leq$	33	—	—	—
$t_{зд.р(R-Q),нс}^{0,1} \leq$	—	—	—	20

Параметр	К155РП3	Параметр	К155РП3
$I_{пот,МА} \leq$	170	$I_{вых.выкл,МА} =$	$-0,04+0,04$
$I_{вх(ARA,AWA,D,RA,RB),МА}^0 \leq$	$ -0,8 $	$U_{вых,В}^0 \leq$	0,4
$I_{вх(WA,WB,C,AB),МА}^0 \leq$	$ -1,6 $	$U_{вых,В}^1 \geq$	2,4
$I_{вх(AB),МА}^1 \leq$	0,08	$t_{зд.р,нс}^{1,0(0,1)} \leq$	50
$I_{вх(ост.),МА}^1 \leq$	0,04		

5.3 СЧЕТЧИКИ




Делитель частоты на 10

155ИЕ1

(7 — общ., 14 — +5 В).

Переключения счетчика-делителя происходят в моменты формирования положительных фронтов тактовых импульсов, которые могут поступать либо поочередно на входы $C1$, $C2$, либо только на один из них. На неиспользуемом входе C фиксируют уровень логической «1». В режиме счета необходимо выдерживать условие $R1 \& R2 = 0$, т.е. на одном из входов R должен присутствовать логический «0». Условие асинхронного обнуления: $R1 = R2 = 1$.



Четырехразрядный асинхронный счетчик

133-, 155-, 555-, 1533ИЕ2

(10 — общ., 5 — +5 В).

В схему счетчика входят четыре триггера, первый из которых работает как делитель на два, а три последующих образуют делитель на пять. Выход первого триггера — $Q0$, его вход $C1$. Для организации счетчика-делителя на десять выход $Q0$ подключают к счетному входу делителя на пять $C2$. Переключения в ИС происходят по отрицательным фронтам тактовых импульсов.

В счетчике предусмотрена возможность предварительной асинхронной записи кода 1001. Для этого используют входы S . Загрузка происходит при $S1 = S2 = 1$. Логические уровни на других входах в это время могут быть любыми.

Для обнуления счетчика служат входы R . Асинхронное обнуление наступает при $R1 = R2 = 1$. В режиме счета должны выполняться условия $R1 \& R2 = 0$ и $S1 \& S2 = 0$.

Четырехразрядный асинхронный счетчик

133-, 155ИЕ4


(10 — общ., 5 — +5 В).

ИС, подобно ИЕ2, состоит из двух делителей: первый из них является делителем на два и содержит один триггер, второй — делитель на шесть и содержит три триггера. Входом первого делителя служит счет-

ный вход $C1$, его выходом — $Q0$, у второго делителя — соответственно $C2$ и $Q1-Q3$. При соединении выхода первого делителя $Q0$ со входом второго $C2$ имеем делитель на двенадцать. Правило счета синтезированного таким образом счетчика показано в таблице состояний. Смена состояний происходит по отрицательным фронтам тактовых импульсов.


Асинхронное обнуление наступает при $R1=R2=1$. В режиме счета должно выполняться условие $R1 \& R2=0$.

Таблица состояний ИЕ4



Номер такта	Q3	Q2	Q1	Q0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	1	0	0	0
7	1	0	0	1
8	1	0	1	0
9	1	0	1	1
10	1	1	0	0
11	1	1	0	1

ИЕ5




Четырехразрядный асинхронный счетчик

133-, 155-, 533-, 555-, 1533ИЕ5
(10 — общ., 5 — +5 В).

ИС содержит два независимых делителя: на два и на восемь. Для образования делителя на шестнадцать выход $Q0$ соединяют со входом $C2$. Управляющие сигналы в данной ИС задаются, так же как и в случае ИЕ4. Однако в отличие от ИЕ4 счет ведется в натуральном двоичном коде.

ИЕ6





Двоично-десятичный синхронный реверсивный счетчик

133-, 155-, 533-, 555-, 1533ИЕ6
(8 — общ., 16 — +5 В).


Счетчик имеет три основных режима: параллельная асинхронная загрузка двоично-десятичного кода по входу DI , режим суммирования и режим вычитания. В двух последних режимах счетные импульсы подаются на различные входы: при суммировании


на вход *CU*, при вычитании на вход *CD* (см. временную диаграмму). Выходы переноса в указанных режимах также разные: *PU* при суммировании и *PD* при вычитании. Функциональные возможности счетчика демонстрирует временная диаграмма, где показаны пример предварительной записи двоично-десятичного кода числа «7», перевод и работа счетчика в различных режимах счета и асинхронное обнуление. Пример каскадирования ИС показан ниже.



Временная диаграмма работы счетчика ИЕ6 (цифры, проставленные напротив счетных импульсов *CU*, *CD*, являются десятичными эквивалентами состояний счетчика)

Схема каскадного объединения счетчиков ИЕ6, ИЕ7





Четырехразрядный синхронный реверсивный счетчик

133-, 155, 533-, 555-, 1533IE7

(8 — общ., 16 — +5 В).

ИС отличается от IE6 лишь коэффициентом пересчета, равным в данном случае шестнадцати. Соответственно на временной диаграмме импульс переполнения *PU* появляется между состояниями счетчика, отвечающими числам «15» и «0». Аналогично импульс *PD* формируется в паузе между «0» и «15».

Управляемый делитель частоты

133-, 155IE8


(8 — общ., 16 — +5 В).

Делитель построен на основе шестизарядного синхронного счетчика и позволяет делить входную частоту (вход *C*) с максимальным коэффициентом деления $K_d=64$. В общем случае коэффициент деления определяется выражением

$$K_d = 64 / (2^5 E_5 + 2^4 E_4 + 2^3 E_3 + 2^2 E_2 + 2 E_1 + E_0),$$

где $E=(E_5, E_4, E_3, E_2, E_1, E_0)$ — управляющий двоичный позиционный код, в котором только один из разрядов может принимать значение «1». В противном случае, т.е. если одновременно несколько разрядов примут значения равные «1», ИС функционирует не как делитель частоты, а как делитель числа импульсов — на выходе ИС имеем непериодическую последовательность импульсов. Допустимые комбинации E , а также зависимость K_d от E затабулированы и представлены ниже.

IE8



Зависимость коэффициента деления K_d от «да Е

E_5	E_4	E_3	E_2	E_1	E_0	K_d
1	0	0	0	0	0	2
0	1	0	0	0	0	4
0	0	1	0	0	0	8
0	0	0	1	0	0	16
0	0	0	0	1	0	32
0	0	0	0	0	1	64

Для запуска делителя на управляющих входах устанавливают следующие логические уровни: $PO=ST=R=0$, $CC=1$ и E согласно требуемому коэффициенту деления. Смена состояний внутренних триггеров происходит в моменты формирования положительных фронтов на информационном входе *C*.





Схема каскадного объединения счетчиков-делителей ИЕ8.

Выходы Y и Z являются комплементарными. Причем выход Z используется при каскадировании для соединения со входом CC следующего каскада (см. схему).

Обнуление делителя асинхронное и наступает при $R=1$.

ИЕ9

Двоично-десятичный синхронный счетчик
155-, 533-, 555-, 1533ИЕ9
(8 — общ., 16 — +5 В).




Принцип действия счетчика иллюстрируется временной диаграммой. Параллельная загрузка данных осуществляется синхронно при $\bar{L}=0$ по положительному фронту тактового импульса на входе C . При этом состояния входов E могут быть произвольными.

В режиме счета (суммирования) должно выполняться условие $R=\bar{L}=E1=E2=1$. Обнуление счетчика асинхронное. После обнуления счетчик переходит в состояние «9» и начинается новый цикл вычитания.

Сигнал разрешения счета вырабатывается, если $E1 \& E2 = 1$. В то же время входы $E1$ и $E2$ неравноправны. Так, по входу $E2$ разрешается не только счет, но и распространение сигнала переноса.

Указанное отличие используется при каскадировании счетчиков. Отметим, что в случае ИЕ9 расширять разрядность можно несколькими путями. Первый способ (см. схему), наиболее простой и наименее скоростной, состоит в последовательной передаче сигнала переносов с выходов P на входы $E2$ по цепочке счетчиков. В этом случае с увеличением разрядности будет снижаться максимальная тактовая частота счета. Суть другого, высокоскоростного, способа заключается в том, что сигнал переноса счетчика группы младших разрядов передается на все счетчики старших разрядов параллельно. В такой схеме переключение счетчиков будет происходить одновременно и также быстро, как и при работе одного счетчика.


ИЕ10, ИЕ18



Четырехразрядные синхронные счетчики
531-, 533-, 555-, 1533ИЕ10,
531-, 555-, 1533ИЕ18
(8 — общ., 16 — +5 В).

ИС отличаются от ИЕ9 лишь коэффициентом пересчета, равным в данном случае шестнадцати. Соответственно положительный фронт импульса переполнения на выходе *P* сформируется при переходе счетчика в состояние, эквивалентное числу «15».


ИЕ11



Двоично-десятичный синхронный счетчик
531-, 1533ИЕ11
(8 — общ., 16 — +5 В).

В отличие от ИЕ9 в данной ИС вход обнуления *R* является синхронным. На входе *R* устанавливают уровень логического «0» и по положительному фронту тактового импульса на входе *C* счетчик переходит в нулевое состояние.

ИЕ13




Четырехразрядный синхронный реверсивный счетчик

533-, 555ИЕ13
(8 — общ., 16 — +5 В).

По принципу управления ИС отличается от ИЕ16, ИЕ17 лишь тем, что входы *E1*, *E2* заменяются одним входом *E*. Причем $\bar{E} = \bar{E1} \& \bar{E2}$, т.е. разрешение счета ИЕ13 получает при $\bar{E} = 0$.

ИЕ14



Четырехразрядный асинхронный счетчик

133-, 155-, 530-, 531-, 533-, 555ИЕ14
(7 — общ., 14 — +5 В).


В структуру счетчика входят четыре триггера, первый из которых работает как делитель на два, а три остальных как делитель на пять. У каждого из делителей свои тактовые входы: $C1$ — вход делителя на два и $C2$ — вход делителя на пять. Выход $Q0$ является выходом первого делителя и при синтезе двоично-десятичного счетчика соединяется со входом $C2$.

Для ввода в счетчик данных, представленных в параллельном коде, на вход L подают уровень логического «0», а на входе R поддерживают уровень логической «1». Информация переносится в триггеры ИС независимо от состояния тактовых входов $C1$, $C2$.

Смена состояний счетчика происходит по отрицательным фронтам тактовых импульсов.

Асинхронное обнуление счетчика наступает при $\bar{R}=0$.

ИЕ15



Четырехразрядный асинхронный счетчик

530-, 531-, 533-, 555ИЕ15
(7 — общ., 14 — +5 В).


Счетчик ИЕ15 аналогичен ИЕ14 за тем исключением, что коэффициент деления второго делителя равен восьми.


Двоично-десятичный синхронный реверсивный счетчик

530-, 531ИЕ16
(8 — общ., 16 — +5 В).

Функционирование счетчика поясняется временной диаграммой. Параллельный ввод данных происходит синхронно при $\bar{L}=0$ по положительному фронту тактового импульса. В этом случае состояния входа выбора режима U/\bar{D} и входов $E1$, $E2$ могут быть любыми.

ИЕ16






Временная диаграмма работы счетчика ИЕ16 (цифры, проставленные напротив счетных импульсов, являются десятичными эквивалентами состояний счетчика)

Режим работы счетчика (направление счета) задают по входу U/\bar{D} . При $U/\bar{D}=1$ счетчик является суммирующим, при $U/\bar{D}=0$ счетчик вычитает. Счет возможен, если выполняется условие $\bar{L}=E1=E2=0$.

Инвертирующие разрешающие входы $E1$, $E2$ отличаются тем, что по входу $E2$ кроме разрешения счета разрешают еще и формирование импульса переноса на выходе P . Таким образом, входы E идентичны входам E счетчиков ИЕ9, ИЕ10, ИЕ11, ИЕ18 с учетом проинвертированного активного уровня. Следовательно аналогичны и схемы расширения разрядности (см. ИЕ9). Первая из схем служит примером реализации простого, но низкоскоростного способа, вторая за счет параллельного распространения сигнала переноса обеспечивает высокое быстродействие.



Реализация низкоскоростного способа каскадирования счетчиков IE16, IE17





Схема высокоскоростной цепочки счетчиков IE16 (IE17)

IE17

Четырехразрядный синхронный реверсивный счетчик

530-, 531-, 555IE17
(8 — общ., 16 — +5 В).




ИС отличается от IE16 лишь значением коэффициента пересчета. Соответственно в режиме суммирования отрицательный фронт импульса переполнения на выходе *P* формируется при переходе счетчика в состояние, эквивалентное числу «15», а в режиме вычитания так же, как и для IE16, с той разницей, что после состояния $Q=(0, 0, 0, 0)$ счетчик перейдет в состояние, отвечающее числу «15».

ИС 531-, 555-, 1533IE18 (см. выше)

IE19

Два четырехразрядных асинхронных счетчика


533-, 555IE19
(7 — общ., 14 — +5 В).



Счет ведется по отрицательным фронтам импульсов на входе *C* при $R=0$. При $R=1$ происходит асинхронное обнуление счетчика.

Пример каскадного объединения показан пунктирной линией.

ИЕ20



Два четырехразрядных асинхронных счетчика


555ИЕ20

(8 — общ., 16 — +5 В).

Каждый из счетчиков содержит два делителя: делитель на два (вход $C1$, выход $Q0$) и делитель на пять (вход $C2$, выходы $Q1-Q3$). Смена состояний происходит по отрицательным фронтам импульсов на входах C . Для организации двоично-десятичного счетчика выход $Q0$ соединяют со входом $C2$.

Асинхронное обнуление наступает при $R=1$; в режиме счета $R=0$.

ПЦ1



Управляемый делитель частоты

555ПЦ1

(8 — общ., 16 — +5 В).

ИС позволяет делить входную частоту в 2^N раз ($N=2,3$). Значение N задается в двоичном параллельном коде на входе $E=(E16, E8, E4, E2, E1)$. Входной сигнал подают на один из тактовых (информационных) выходов $C1, C2$. На свободном выходе C при этом устанавливают уровень логического «0».

В случае, если $E16=E8=E4=E2=E1=0$ и $E16=E8=E4=E2=0$ и $E1=1$, деления нет.

Обнуляется делитель при $\bar{R}=0$, в режиме деления $\bar{R}=1$.

Параметры при $T=+25^\circ\text{C}$

Параметр	K155ИЕ1	Параметр	K155ИЕ1
$I_{\text{пот}}, \text{мА} \leq$	60	$U^0_{\text{вых}}, \text{В} \leq$	0,4
$I^0_{\text{вх}}, \text{мА} \leq$	$ -1,6 $	$U^1_{\text{вых}}, \text{В} \geq$	2,4
$I^1_{\text{вх}}, \text{мА} \leq$	0,04	$f_{\text{T max}}, \text{МГц}$	10

Параметр	K155ИЕ4	Параметр	K155ИЕ4
$I_{\text{пот}}, \text{мА} \leq$	51	$I^1_{\text{вх}}(C1), \text{мА} \leq$	0,08
$I^0_{\text{вх}}(R), \text{мА} \leq$	$ -1,6 $	$I^1_{\text{вх}}(C2), \text{мА} \leq$	0,16
$I^0_{\text{вх}}(C1), \text{мА} \leq$	$ -3,2 $	$U^0_{\text{вых}}, \text{В} \leq$	0,4
$I^0_{\text{вх}}(C2), \text{мА} \leq$	$ -6,4 $	$U^1_{\text{вых}}, \text{В} \geq$	2,4
$I^1_{\text{вх}}(R), \text{мА} \leq$	0,04	$t^{1,0(0,1)}_{\text{зд.р}}(C1-Q0), \text{нс} \leq$	100

Параметр	K155ИЕ2	K555ИЕ2	KP1533ИЕ2
$I_{\text{пот}}, \text{мА} \leq$	53	15	13
$I_{\text{вх}}^0(S, R), \text{мА} \leq$	$ -1,6 $	$ -0,4 $	$ -0,2 $
$I_{\text{вх}}^0(C1), \text{мА} \leq$	$ -3,2 $	$ -2,4 $	—
$I_{\text{вх}}^0(C2), \text{мА} \leq$	$ -6,4 $	$ -3,2 $	—
$I_{\text{вх}}^1(S, R), \text{мА} \leq$	0,04	0,02	0,02
$I_{\text{вх}}^1(C1), \text{мА} \leq$	0,08	0,04	—
$I_{\text{вх}}^1(C2), \text{мА} \leq$	0,16	0,08	—
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,5
$t^{1,0(0,1)}$ зд.р(C1-Q0), нс \leq	100	50	18

Параметр	K155ИЕ5	K555ИЕ5	KP1533ИЕ5
$I_{\text{пот}}, \text{мА} \leq$	53	15	13
$I_{\text{вх}}^0(R), \text{мА} \leq$	$ -1,6 $	$ -0,4 $	$ -0,2 $
$I_{\text{вх}}^0(C1), \text{мА} \leq$	$ -3,2 $	$ -2,4 $	—
$I_{\text{вх}}^0(C2), \text{мА} \leq$	$ -3,2 $	$ -1,6 $	—
$I_{\text{вх}}^1(R), \text{мА} \leq$	0,04	0,02	0,02
$I_{\text{вх}}^1(C), \text{мА} \leq$	0,08	0,04	—
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,7	2,5
$t^{1,0(0,1)}$ зд.р(C1-Q0), нс \leq	135	70	18

Параметр	K155ИЕ6 K155ИЕ7	K555ИЕ6 K555ИЕ7	KP1533ИЕ6	KP1533ИЕ7
$I_{\text{пот}}, \text{мА} \leq$	102	30	18	22
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -0,38 $	$ -0,6 $	$ -0,2 $
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,003	0,06	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,48	0,4	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,9	2,5	2,5
$t^{1,0}$ зд.р(L-Q), нс \leq	40	40	28	28
$t^{1,0}$ зд.р(CU-Q1), нс \leq	47	47	17	17
$t^{1,0}$ зд.р(CU-PU), нс \leq	24	24	18	18
$t^{0,1}$ зд.р(L-Q), нс \leq	40	40	30	30

Продолжение таблицы

Параметр	K155IE6 K155IE7	K555IE6 K555IE7	KP1533IE6	KP1533IE7
$t^{0,1}_{зд.р(CU-Q1), нс} \leq$	38	38	19	19
$t^{0,1}_{зд.р(CU-PU), нс} \leq$	26	26	16	16
$t^{0,1}_{зд.р(R-Q), нс} \leq$	35	—	—	—

Параметр	K155IE8	Параметр	K155IE8
$I_{пот}, мА \leq$	120	$t^{1,0}_{зд.р(C-P6), нс} \leq$	33
$\Gamma^0_{вх}, мА \leq$	-1,6	$t^{1,0}_{зд.р(P0-P6), нс} \leq$	21
$I^1_{вх}, мА \leq$	0,04	$t^{0,1}_{зд.р(C-Z), нс} \leq$	18
$U^0_{вых}, В \leq$	0,4	$t^{0,1}_{зд.р(C-P6), нс} \leq$	30
$U^1_{вых}, В \geq$	2,4	$t^{0,1}_{зд.р(P0-P6), нс} \leq$	20
$t^{1,0}_{зд.р(C-Z), нс} \leq$	26		

Параметр	K555ПЦ1	Параметр	K555ПЦ1
$I_{пот}, мА \leq$	75	$U^1_{вых}, В \geq$	2,5
$\Gamma^0_{вх(C)}, мА \leq$	-0,8	$t^{1,0}_{зд.р(C-Q), нс} \leq$	120
$\Gamma^0_{вх(E)}, мА \leq$	-0,4	$t^{0,1}_{зд.р(C-Q), нс} \leq$	90
$I^1_{вх}, мА \leq$	0,02	$f_{г max}, МГц \leq$	30
$U^0_{вых}, В \leq$	0,5		

Параметр	K155IE9	KM555IE9	KP1533IE9
$I_{пот}, мА \leq$	101	32	21
$\Gamma^0_{вх(E2)}, мА \leq$	-3,2	-0,08	-0,2
$\Gamma^0_{вх(ост.)}, мА \leq$	-1,6	-0,4	
$\Gamma^0_{вх(C)}, мА \leq$	-3,2	—	
$\Gamma^0_{вх(L)}, мА \leq$	—	-0,8	
$I^1_{вх(E2)}, мА \leq$	0,08	0,04	0,04
$I^1_{вх(ост.)}, мА \leq$	0,04	0,02	0,02
$I^1_{вх(C)}, мА \leq$	0,08	—	0,04
$I^1_{вх(L)}, мА \leq$	—	0,04	
$U^0_{вых}, В \leq$	0,4	0,5	0,4
$U^1_{вых}, В \geq$	2,4	2,5	2,5

Продолжение таблицы

Параметр	К155ИЕ9	КМ555ИЕ9	КР1533ИЕ9
$t_{зд.р(C-Q),нс}^{1,0} \leq$	29	27	17
$t_{зд.р(C-P),нс}^{1,0} \leq$	35	35	23
$t_{зд.р(R-Q),нс}^{1,0} \leq$	38	28	24
$t_{зд.р(C-Q),нс}^{0,1} \leq$	25	24	15
$t_{зд.р(C-P),нс}^{0,1} \leq$	35	35	26

Параметр	КР531ИЕ10	К555ИЕ10	КР1533ИЕ10
$I_{пот,мА} \leq$	127	32	21
$I_{вх(C),мА}^0 \leq$	-5	-0,4	-0,2
$I_{вх(E2),мА}^0 \leq$	-3	-0,8	-0,2
$I_{вх(L),мА}^0 \leq$	-4		
$I_{вх(ост.),мА}^0 \leq$	-2		
$I_{вх(C),мА}^1 \leq$	0,125	0,02	0,04
$I_{вх(E2),мА}^1 \leq$	0,075	0,04	
$I_{вх(L),мА}^1 \leq$	0,1		
$I_{вх(ост.),мА}^1 \leq$	0,05		
$U_{вых,В}^0 \leq$	0,5	0,5	0,4
$U_{вых,В}^1 \geq$	2,7	2,7	2,5
$t_{зд.р(C-P),нс}^{1,0} \leq$	12	35	23
$t_{зд.р(C-Q),нс}^{1,0} \leq$	13	27	17
$t_{зд.р(R-Q),нс}^{1,0} \leq$	20	28	24
$t_{зд.р(C-P),нс}^{0,1} \leq$	18	35	26
$t_{зд.р(C-Q),нс}^{0,1} \leq$	9	24	15

Параметр	КР531ИЕ11	КР1533ИЕ11
$I_{пот,мА} \leq$	160	21
$I_{вх(E2),мА}^0 \leq$	-4	-0,2
$I_{вх(ост.),мА}^0 \leq$	-2	
$I_{вх(E2),мА}^1 \leq$	0,2	0,04
$I_{вх(L,C),мА}^1 \leq$	—	0,04
$I_{вх(ост.),мА}^1 \leq$	0,05	0,02
$U_{вых,В}^0 \leq$	0,5	0,4

Продолжение таблицы

Параметр	КР531НЕ11	КР1533НЕ11
$U^1_{\text{вых}}, В \geq$	2,7	2,5
$t^{1,0}_{\text{зд.р(С-Р)}, нс} \leq$	25	23
$t^{1,0}_{\text{зд.р(С-Q)}, нс} \leq$	15	17
$t^{1,0}_{\text{зд.р(Е2-Р)}, нс} \leq$	15	13
$t^{0,1}_{\text{зд.р(С-Р)}, нс} \leq$	25	26
$t^{0,1}_{\text{зд.р(Е2-Р)}, нс} \leq$	15	—
$t^{0,1}_{\text{зд.р(С-Q)}, нс} \leq$	—	15

Параметр	К555НЕ13	Параметр	К555НЕ13
$I_{\text{пот}}, \text{мА} \leq$	35	$I^0_{\text{вх(Е)}}, \text{мА} \leq$	-1,2
$I^0_{\text{вх(ост.)}}, \text{мА} \leq$	-0,4	$U^0_{\text{вых}}, В \leq$	0,5
$I^1_{\text{вх(Е)}}, \text{мА} \leq$	0,06	$t^{1,0}_{\text{зд.р(L-Q)}, нс} \leq$	50
$I^1_{\text{вх(ост.)}}, \text{мА} \leq$	0,02	$t^{0,1}_{\text{зд.р(L-Q)}, нс} \leq$	33

Параметр	К155НЕ14	КР531НЕ14	К555НЕ14
$I_{\text{пот}}, \text{мА} \leq$	59	120	27
$I^0_{\text{вх(DI,L)}}, \text{мА} \leq$	-1,6	-0,75	-0,4
$I^0_{\text{вх(R)}}, \text{мА} \leq$	—		-0,8
$I^0_{\text{вх(С1)}}, \text{мА} \leq$	-4,8	-8	-2,4
$I^0_{\text{вх(С2)}}, \text{мА} \leq$	—	-10	-2,8
$I^1_{\text{вх(DI,L)}}, \text{мА} \leq$	0,04	0,05	0,02
$I^1_{\text{вх(R)}}, \text{мА} \leq$	0,08	0,05	0,04
$I^1_{\text{вх(С1)}}, \text{мА} \leq$		0,2	0,04
$I^1_{\text{вх(С2)}}, \text{мА} \leq$	—		0,08
$U^0_{\text{вых}}, В \leq$	0,4	0,5	0,5
$U^1_{\text{вых}}, В \geq$	2,4	2,7	2,7
$t^{1,0}_{\text{зд.р}}, нс \leq$	—	37	—
$t^{1,0}_{\text{зд.р(R-Q)}, нс} \leq$	—	—	51
$t^{1,0}_{\text{зд.р(DI-Q)}, нс} \leq$	38	—	44
$t^{1,0}_{\text{зд.р(С1-Q0)}, нс} \leq$	—	—	20
$t^{1,0}_{\text{зд.р(С2-Q3)}, нс} \leq$	—	—	45
$t^{1,0}_{\text{зд.р(С2-Q2)}, нс} \leq$	—	—	62

Продолжение таблицы

Параметр	K155HE14	KP531HE14	K555HE14
$t^{1,0}_{зд.р(C2-Q1),нс} \leq$	—	—	33
$t^{0,1}_{зд.р(DI-Q),нс} \leq$	24	—	30
$t^{0,1}_{зд.р(C1-Q0),нс} \leq$	—	—	15
$t^{0,1}_{зд.р(C2-Q3),нс} \leq$	—	—	18
$t^{0,1}_{зд.р(C2-Q2),нс} \leq$	—	—	57
$t^{0,1}_{зд.р(C2-Q1),нс} \leq$	—	—	24
$t^{0,1}_{зд.р,нс} \leq$	—	18	—

Параметр	KP531HE15	KP555HE15	Параметр	KP531HE15	KP555HE15
$I_{пот,МА} \leq$	120	27	$t^{1,0}_{зд.р(R-Q),нс} \leq$	—	51
$t^0_{вх(DI,L),МА} \leq$	-0,75	-0,4	$t^{1,0}_{зд.р(DI-Q),нс} \leq$	—	44
$t^0_{вх(R),МА} \leq$	-0,75	-0,8	$t^{1,0}_{зд.р(C1-Q0),нс} \leq$	—	21
$t^0_{вх(C1),МА} \leq$	-8	-2,4	$t^{1,0}_{зд.р(C1-Q3),нс} \leq$	—	95
$t^0_{вх(C2),МА} \leq$	-6	-1,3	$t^{1,0}_{зд.р(C2-Q2),нс} \leq$	—	63
$t^1_{вх(DI,L),МА} \leq$	0,05	0,02	$t^{1,0}_{зд.р(C1-Q1),нс} \leq$	—	35
$t^1_{вх(R),МА} \leq$			$t^{0,1}_{зд.р,нс} \leq$	27	—
$t^1_{вх(C1),МА} \leq$	0,2	0,04	$t^{0,1}_{зд.р(DI-Q),нс} \leq$	—	27
$t^1_{вх(C2),МА} \leq$			$t^{0,1}_{зд.р(C1-Q0),нс} \leq$	—	15
$U^0_{вых,В} \leq$	0,5	0,5	$t^{0,1}_{зд.р(C2-Q3),нс} \leq$	—	78
$U^1_{вых,В} \geq$	2,7	2,7	$t^{0,1}_{зд.р(C2-Q2),нс} \leq$	—	51
$t^{1,0}_{зд.р,нс} \leq$	37	—	$t^{0,1}_{зд.р(C2-Q1),нс} \leq$	—	19

Параметр	KP531HE16 KP531HE17	K555HE17
$I_{пот,МА} \leq$	160	34
$t^0_{вх(E2),МА} \leq$	-4	-0,8
$t^0_{вх(ост.),МА} \leq$	-2	-0,4
$t^1_{вх(E2),МА} \leq$	0,1	0,04
$t^1_{вх(ост.),МА} \leq$	0,05	0,02
$U^0_{вых,В} \leq$	0,5	0,5
$U^1_{вых,В} \geq$	2,7	2,7
$t^{1,0}_{зд.р(C-Q),нс} \leq$	15	23

Продолжение таблицы

Параметр	КР531Е16 КР531Е17	К555Е17
$t^{1,0}_{зд.р(С-Р),нс} \leq$	28	35
$t^{0,1}_{зд.р(С-Q),нс} \leq$	15	20
$t^{0,1}_{зд.р(С-Р),нс} \leq$	21	35

Параметр	КР531Е18	К555Е18	КР1533Е18
$I_{пот,мА} \leq$	160	32	21
$I^0_{вх,мА} \leq$	—	—	$ -0,2 $
$I^0_{вх(С),мА} \leq$	—	—	—
$I^0_{вх(L),мА} \leq$	—	$ -0,8 $	—
$I^0_{вх(Е2),мА} \leq$	$ -4 $	$ -0,8 $	—
$I^0_{вх(ост.),мА} \leq$	$ -2 $	$ -0,4 $	—
$I^1_{вх(С),мА} \leq$	—	—	0,04
$I^1_{вх(L),мА} \leq$	—	0,04	—
$I^1_{вх(Е2),мА} \leq$	0,1	—	0,04
$I^1_{вх(ост.),мА} \leq$	0,05	0,02	0,02
$U^0_{вых,В} \leq$	0,5	0,5	0,4
$U^1_{вых,В} \geq$	2,7	2,7	2,5
$t^{1,0}_{зд.р(С-Q),нс} \leq$	15	27	17
$t^{1,0}_{зд.р(С-Р),нс} \leq$	25	35	23
$t^{0,1}_{зд.р(С-Q),нс} \leq$	—	24	15
$t^{0,1}_{зд.р(С-Р),нс} \leq$	15	35	26

Параметр	К555Е19	Параметр	К555Е19
$I_{пот,мА} \leq$	26	$U^0_{вых,В} \leq$	0,5
$I^0_{вх(R),мА} \leq$	$ -0,4 $	$U^1_{вых,В} \geq$	2,7
$I^0_{вх(С),мА} \leq$	$ -1,6 $	$t^{1,0(0,1)}_{зд.р(С-Q1),нс} \leq$	20
$I^1_{вх(R),мА} \leq$	0,02	$t^{1,0(0,1)}_{зд.р(С-Q8),нс} \leq$	60
$I^1_{вх(С),мА} \leq$	0,1	$t^{1,0}_{зд.р(R-Q1),нс} \leq$	39

Параметр	К555Е20	Параметр	К555Е20
$I_{пот,мА} \leq$	26	$U^0_{вых,В} \leq$	0,5
$I^0_{вх(R),мА} \leq$	$ -0,4 $	$U^1_{вых,В} \geq$	2,5
$I^0_{вх(С1),мА} \leq$	$ -1,6 $	$t^{1,0(0,1)}_{зд.р(С2-Q2),нс} \leq$	39
$I^0_{вх(С2),мА} \leq$	$ -2,4 $	$t^{1,0}_{зд.р(R-Q),нс} \leq$	39

Продолжение таблицы

Параметр	K555IE20	Параметр	K555IE20
$I_{вх(R)}^1, \text{мА} \leq$	0,02	$I_{зд.р(C1-Q0)}^{1,0(0,1)}$, нс \leq	20
$I_{вх(C1)}^1, \text{мА} \leq$	0,1	$I_{зд.р(C2-Q1, Q3)}^{1,0(0,1)}$, нс \leq	21
$I_{вх(C2)}^1, \text{мА} \leq$	0,2	$I_{зд.р(C2-Q2)}^{1,0(0,1)}$, нс \leq	50

5.4 ЗАПОМИНАЮЩИЕ УСТРОЙСТВА


РЕЗ

ППЗУ емкостью 256 бит
(32×8)

155РЕЗ

(8 — общ., 16 — +5 В).

В режиме считывания $\overline{CS}=0$.



ПЗУ емкостью
16К (2К×8)

РЕ4

555РЕ4

(12 — общ., 24 — +5 В).


ИС содержит 160

символов кода КОИ-8 по ГОСТ 19768-74.

В режиме считывания

$CS1=CS2=1, \overline{CS3}=0$.

Применение ИС описано в [8].



ПЗУ-преобразователь двоичного кода в код знаков русского алфавита

РЕ21, РЕ22, РЕ23

155РЕ21

(8 — общ., 16 — +5 В).

ПЗУ-преобразователь двоичного кода в код знаков латинского алфавита

155РЕ22


(8 — общ., 16 — +5 В).

ПЗУ-преобразователь двоичного кода в код арифметических знаков и цифр


155РЕ23

(8 — общ., 16 — +5 В).

В режиме считывания-преобразования $CS1=CS2=0$.



ИС РЕ21, РЕ22, РЕ23 используются только совместно с ИС РЕ24 и позволяют формировать на матричном экране форматом 5×7 96 символов кода КОИ-7 по ГОСТ 13052-74. Применение ИС описано в [9].




ПЗУ-преобразователь двоичного кода в дополнительный код знаков

155PE24

(8 — общ., 16 — +5 В).

ИС используется как дополнение к PE21, PE22, PE23 и по схемотехническому построению является аналогичной им.

PY1



ОЗУ емкостью 16 бит (16×1)


133-, 155PY1

(10 — общ., 4 — +5 В).

ИС содержит квадратную матрицу из шестнадцати триггеров, выполняющих функции элементов памяти и адресуемых двухкоординатным способом. Для адресации предусмотрены входы AA (адрес строки) и AB (адрес столбца). Запись производят раздельно для логических «0» и логических «1» по входам WR0, WR1 соответственно. Выходы считывания также раздельные: выход RD0 — выход логических «0», выход RD1 — выход логических «1».

Для записи требуемого логического уровня на выбранный вход WR подают логическую «1», поддерживая на свободном входе WR уровень логического «0».

PY2



ОЗУ емкостью 64 бита (16×4)

155-, 530PY2


(8 — общ., 16 — +5 В).

В режиме записи данных предварительно на адресном входе A фиксируют нужный адрес, после чего задают условие $\overline{CS}=\overline{WR}/RD=0$. При считывании также предварительно фиксируют выбранный адрес, после чего на входе \overline{WR}/RD устанавливают логическую «1», а на входе CS логический «0».

Запись и чтение происходят асинхронно.

При $\overline{CS}=1$ ИС находится в режиме хранения.

РУ5




ОЗУ емкостью 256 бит (256×1)
133-, 155РУ5
(8 — общ., 16 — +5 В).

В цикле записи, который так же, как и чтение в данной ИС является асинхронной процедурой, задают условия $\overline{CS1}=\overline{CS2}=\overline{WR}/RD=0$ и $CS3=1$, предварительно задав нужный адрес. Предварительная фиксация адреса требуется и в режиме чтения, при котором $\overline{CS1}=\overline{CS2}=0$ и $CS3=\overline{WR}/RD=1$.

Если на одном из входов $CS1$, $CS2$ установить уровень логической «1», то ИС перейдет в режим хранения. Тот же эффект будет получен, если $CS3=0$.

РУ7



ОЗУ емкостью 1024 бит (1024×1)
133-, 155РУ7
(8 — общ., 16 — +5 В).

В цикле записи $\overline{CS}=\overline{WR}/RD=0$, а выход DO находится в состоянии высокого импеданса.

При чтении $\overline{CS}=0$ и $\overline{WR}/RD=1$. Кроме того, если $\overline{CS}=1$, то независимо от состояния входа \overline{WR}/RD ИС переходит в режим хранения с переводом выхода также в высокоимпедансное состояние.


Так как ОЗУ является асинхронным, то адресный код следует зафиксировать перед выбором режима.


ОЗУ емкостью 64 бит (16×4)
531РУ8

(8 — общ., 16 — +5 В).

Управление данной ИС аналогично управлению РУ7.

РУ8





ОЗУ емкостью 64 бит (16×4)

531PY9

(8 — общ., 16 — +5 В).

ИС отличается от PY8 только вариантом построения выходных узлов. В PY9 выходные усилители имеют открытые коллекторы.

Параметры при $T=+25^{\circ}\text{C}$

Параметр	K155PE3	K555PE4	K155(PE21-PE24)
$I_{\text{пот}}, \text{мА} \leq$	110	170	130
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$ -0,25 $	$ -1 $
$I_{\text{вх}}^1, \text{мА} \leq$	—	0,025	0,04
$I_{\text{вх}}^1(A), \text{мА} \leq$	0,04	—	—
$I_{\text{вх}}^1(\text{CS}), \text{мА} \leq$	0,08	—	—
$I_{\text{вых}}^1, \text{мА} \leq$	$ -0,1 $	$ -0,1 $	$ -0,1 $
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,5	0,4
$t_{\Lambda}(A), \text{нс} \leq$	65	110	60
$t_{\text{CS}}, \text{нс} \leq$	50	40	30

Параметр	K155PY1	K155PY2	K155PY5
$I_{\text{пот}}, \text{мА} \leq$	50	105	140
$I_{\text{вх}}^0, \text{мА} \leq$	—	$ -1,6 $	$ -0,8 $
$I_{\text{вх}}^0(A), \text{мА} \leq$	$ -1,1 $	—	—
$I_{\text{вх}}^0(\text{WR}), \text{мА} \leq$	$ -1,6 $	—	—
$I_{\text{вх}}^1, \text{мА} \leq$	—	0,04	0,02
$I_{\text{вх}}^1(A), \text{мА} \leq$	0,028	—	—
$I_{\text{вх}}^1(\text{WR}), \text{мА} \leq$	0,04	—	—
$I_{\text{вых}}^1, \text{мА} \leq$	$ -0,25 $	$ -0,02 $	$ -0,05 $
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,45

Продолжение таблицы


Параметр	K155PY1	K155PY2	K155PY5
$t_{REC(WR), HC} \leq$	60	70	—
$t_{CYR, HC} \leq$	55	—	—
$t^I_{CYR, HC} \leq$	35	—	—
$t_{CS, HC} \leq$	—	60	30
$t_{A(A), HC} \leq$	—	—	60

Параметр	K155PY7	KP531PY8	KP531PY9
$I_{ПOT, MA} \leq$	140	110	105
$I^0_{ВХ, MA} \leq$	$ -0,4 $	$ -0,25 $	$ -0,25 $
$I^I_{ВХ, MA} \leq$	0,04	0,025	0,025
$I_{ВЫХ Выхл, MA} =$	-0,05-0,05	-0,05-0,05	—
$I^I_{ВЫХ, MA} \leq$	—	—	0,1
$U^0_{ВЫХ, B} \leq$	0,45	0,45	0,45
$U^I_{ВЫХ, B} \leq$	2,4	2,4	2,4
$t_{A(A), HC} \leq$	45	35	35
$t_{CS, HC} \leq$	35	17	17
$t_{A(WR), HC} \leq$		—	—
$t_{A(RD), HC} \leq$	40	—	—
$t_{REC, HC} \leq$	—	35	35

Глава 6. Релаксационные устройства

6.1. ОДНОВИБАТОРЫ

АГ1



Одновибратор без перезапуска с триггером Шмитта на входе

133-, 155АГ1


(7 — общ., 14 — +5 В).

Входная логика ИС позволяет запускать одновибратор несколькими способами. Если $\overline{ST1}=\overline{ST3}=1$, то одновибратор

отреагирует на отрицательный фронт импульса на входе $ST2$; если $\overline{ST2}=\overline{ST3}=1$, то выходной импульс сформируется с началом отрицательного фронта запускающего импульса на входе $ST1$; если на одном из входов $ST1$, $ST2$ установить уровень логического «0», то запуск произойдет по положительному фронту импульса на входе $ST3$.

Внешние времязадающие элементы R и C подключают как показано на схеме. При таком включении длительность выходного импульса τ может быть приблизительно вычислена по формуле $\tau \approx 0,7RC$. Следует также иметь в виду, что в ИС содержится времязадающий резистор сопротивлением 2 кОм, подключенный одним концом к выводу 11, а другим к 9. Наличие этого резистора позволяет в некоторых ситуациях обходиться без внешнего сопротивления R . Значение же сопротивления R в случае его наличия должно лежать в диапазоне 1,4+40 кОм, а емкости C не превышать 1000 мкФ.

АГ3, АГ4



Два одновибратора с перезапуском

133-, 155-, 533-, 555-,
1533АГ3

(8 — общ., 16 — +5 В).

Каждый из одновибраторов имеет два стартовых входа $ST1$, $ST2$ и вход обнуления R , объединенные логикой ЗИ. Таким образом, возможен запуск в одном из трех вариантов.

Если $\overline{ST1}=0$ и $\overline{R}=1$, то выходной импульс сформируется по положительному фронту импульса на входе $ST2$. В другом варианте, полагая, что $\overline{ST2}=\overline{R}=1$, запуск осуществляют по отрицательному фронту импульса на входе $ST1$. И наконец, если задать условия $\overline{ST1}=0$ и $\overline{ST2}=1$,

то запуск произойдет по положительному фронту на обнуляющем входе R . Для принудительного окончания действия выходного импульса на вход R следует подать уровень логического «0». Перезапуск одновибратора возможен до окончания формирования выходного импульса, если на одном из управляющих входов сформируется фронт в соответствии с приведенными выше условиями.

Длительность выходного импульса τ может быть приближенно вычислена по формулам [10]:

— для К155АГ3

$$\tau \approx 0,28RC(1 + 0,7/R)$$

при условии, что $C > 1000$ пФ, $R = 5 \text{ кОм} + 50 \text{ кОм}$;

— для К555АГ3

$$\tau \approx 0,45 RC.$$

Два одновибратора без перезапуска с триггером Шмитта на входе

533-, 555АГ4


(8 — общ., 16 — +5 В).

Принцип управления данной ИС аналогичен управлению АГ3.

Зависимость длительности выходного импульса τ от параметров RC при запуске по входам $ST1$, $ST2$ показана в таблице.

Зависимость τ от RC для АГ4

R, кОм	C, пФ	τ , нс
2	0	20+70
2	80	70+150
10	100	600+750
10	10^6	$(6+7,5)10^6$



Два одновибратора с перезапуском

555АГ5

(8 — общ., 16 — +5 В).

Используя входную логику, одновибратор может быть запущен двумя способами. По положительному фронту стартового импульса на входе $ST1$ при $ST2=R=1$ и по отрицательному фронту на входе $ST2$ при $ST1=0$, $R=1$. Прекратить действие выходного импульса можно, подав на вход R уровень логическо-

рицательного фронта на входе $ST2$ при $ST1=0$, $R=1$. Прекратить действие выходного импульса можно, подав на вход R уровень логическо-

го «0». Кроме того, ИС можно перезапускать до окончания действия выходного импульса, для чего на входы $ST1$, $ST2$ следует подать логический уровень согласно приведенным выше правилам запуска.


Сопrotивление времязадающего резистора R выбирается в пределах от 1 до 24 кОм. Емкость C может вообще отсутствовать, а при ее наличии верхний предел не регламентируется. При $R=10$ кОм и $C=1000$ пФ длительность выходного импульса t лежит в пределах 4,1+4,5 мкс.

6.2. МУЛЬТИВИБРАТОРЫ

Два управляемых мультивибратора

530-, 531ГГ1

(8, 9 — общ., 15, 16 — +5В).



Каждый из входящих в ИС мультивибраторов вырабатывает последовательность прямоугольных импульсов со скважностью, равной двум и регулируется по частоте входными напряжениями U_{FC1} , U_{FC2} . Вход $FC1$ служит для прецизионного управления частотой в пределах диапазона (с повышением U_{FC1} повышается и частота), задаваемого напряжением на входе $FC2$ — входе диапазонной регулировки (с увеличением U_{FC2} расширяется диапазон). Ко входам $C1$, $C2$ подключают внешний резонатор или конденсатор, емкость которого со значениями управляющих напряжений и задает выходную частоту. Причем, U_{FC1} и U_{FC2} должны лежать в пределах

1+5 В, а внешняя емкость C выбирается в диапазоне 9 пФ+500 мкФ.


Максимальная частота генерации для ИС КР531ГГ1 составляет 45 МГц при емкости нагрузки не более 15 пФ.

Вход E является разрешающим и позволяет реализовать режим прерывистой генерации. При $\bar{E}=1$ генерация запрещена.

Два управляемых мультивибратора

555ГГ2

(1, 8 — общ., 7, 16 — +5 В).



ИС в отличие от ГГ1 имеет один вход управления частотой FC , напряжение U_{FC} на котором может изменяться от 0 до 5 В (с повышением U_{FC} повышается и частота). Назначение же входов $C1$, $C2$ и E то же, что и у ГГ1.

Частота генерации при $U_{FC}=0+5$ В меняется в пределах от 0,9+16 МГц до 7+12 МГц, при условии, что активное сопротивление и емкость нагрузки равны соответственно 667 Ом и 45 пФ.

Параметры при $T = +25^{\circ}\text{C}$

ПАРАМЕТР	K155AG1	K155AG3	K555AG3	KP1533AG3
$I_{\text{пот}}, \text{мА} \leq$	40	66	20	18
$I_{\text{вх}}^0, \text{мА} \leq$	—	—	-0,4	—
$I_{\text{вх}}^0(\text{ST1}), \text{мА} \leq$	-1,6	-1,6	—	-0,1
$I_{\text{вх}}^0(\text{ST2}), \text{мА} \leq$			—	
$I_{\text{вх}}^0(\text{ST3}), \text{мА} \leq$	-3,2	—	—	—
$I_{\text{вх}}^0(\text{R}), \text{мА} \leq$	—	-3,2	—	-0,2
$I_{\text{вх}}^1, \text{мА} \leq$	—	—	0,02	—
$I_{\text{вх}}^1(\text{ST1}), \text{мА} \leq$	0,04	0,04	—	0,02
$I_{\text{вх}}^1(\text{ST2}), \text{мА} \leq$			—	
$I_{\text{вх}}^1(\text{ST3}), \text{мА} \leq$	0,08	—	—	—
$I_{\text{вх}}^1(\text{R}), \text{мА} \leq$	—	0,08	—	0,04
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,4	0,5	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4	2,7	2,5
$t_{\text{зд.р}}^{1,0}(\text{ST1-Q}), \text{нс} \leq$	80	40	45	48
$t_{\text{зд.р}}^{1,0}(\text{ST2-Q}), \text{нс} \leq$		36	56*	39
$t_{\text{зд.р}}^{1,0}(\text{ST3-Q}), \text{нс} \leq$	65	—	—	—
$t_{\text{зд.р}}^{1,0}(\text{R-Q}), \text{нс} \leq$	—	27	27	23
$t_{\text{зд.р}}^{0,1}(\text{ST1-Q}), \text{нс} \leq$	70	33	33	—
$t_{\text{зд.р}}^{1,0}(\text{ST2-Q}), \text{нс} \leq$		28	44	28
$t_{\text{зд.р}}^{1,0}(\text{ST3-Q}), \text{нс} \leq$	55	—	—	—
$t_{\text{зд.р}}^{1,0}(\text{R-Q}), \text{нс} \leq$	—	40	45*	39

Примечание.

* Время задержки распространения при включении (выключении) до инвертирующего выхода.

ПАРАМЕТР	K555AG4	K555AG5
$I_{\text{пот}}, \text{мА} \leq$	27	36
$I_{\text{вх}}^0, \text{мА} \leq$	—	-0,4
$I_{\text{вх}}^0(\text{ST1}), \text{мА} \leq$	-0,4	—
$I_{\text{вх}}^0(\text{ST2,R}), \text{мА} \leq$	-0,8	—
$I_{\text{вх}}^1, \text{мА} \leq$	0,02	0,02
$U_{\text{вых}}^0, \text{В} \leq$	0,5	0,5

Продолжение таблицы

ПАРАМЕТР	К555АГ4	К555АГ5
$U^1_{\text{вых}}, В \geq$	2,7	2,7
$t^{1,0}_{\text{зд}} \rho(ST1-\bar{Q}), \text{нс} \leq$	80	50
$t^{1,0}_{\text{зд}} \rho(ST2-\bar{Q}), \text{нс} \leq$	65	55
$t^{1,0}_{\text{зд}} \rho(R-Q), \text{нс} \leq$	55	30
$t^{0,1}_{\text{зд}} \rho(ST1-Q), \text{нс} \leq$	70	55*
$t^{0,1}_{\text{зд}} \rho(ST2-Q), \text{нс} \leq$	55	60*
$t^{0,1}_{\text{зд}} \rho(R-\bar{Q}), \text{нс} \leq$	65	35**

Примечания,

* Время задержки распространения при выключении до инвертирующего выхода.

** Время задержки распространения при выключении до неинвертирующего выхода

ПАРАМЕТР	КР531ГГ1	К555ГГ2
$I_{\text{пот}}, \text{мА} \leq$	150	55
$I^0_{\text{вх}}(FC), \text{мА} \leq$ при $U_{FC}=1В$	0,015	0,05
$I^0_{\text{вх}}(FC), \text{мА} \leq$ при $U_{FC}=5В$	0,05	0,25
$I^0_{\text{вх}}(E), \text{мА} \leq$	$ -2 $	$ -0,4 $
$I^1_{\text{вх}}(C), \text{мА} \leq$	0,05	0,02
$U^0_{\text{вых}}, В \leq$	0,5	0,5
$U^1_{\text{вых}}, В \geq$	2,7	2,7
$f_T, \text{МГц} \leq$	45	23
$C_H, \text{пФ} \leq$	15	45

РАЗДЕЛ III.

ПЕРИФЕРИЙНЫЕ СЕРИИ ТТЛ, ТТЛШ

Глава 7. Знакосинтезирующая серия 514

Тип схмотехнической реализации выполняемых функций: ТТЛ.
Выпускается в металлокерамических корпусах (514, К514) с горизонтальным расположением выводов типа *FP* и в пластмассовых (КР514) с вертикальным расположением выводов типа *DIP*.

Напряжение питания +5 В.

Отклонение напряжения питания от номинального значения:

для 514 $\pm 10\%$;

для К514, КР514 $\pm 5\%$.

Диапазон рабочих температур:


для 514 $-60 + +85^\circ\text{C}$;

для К514 $-60 + +70^\circ\text{C}$;

для КР514 $-10 + +70^\circ\text{C}$.

- | | |
|--------------------------------------|--|
| 514ИД1, К514ИД1,
КР514ИД1 | Дешифратор-преобразователь двоичного кода в семисегментный для управления полупроводниковыми индикаторами с разъединенными анодами сегментов |
| 514ИД2, К514ИД2,
КР514ИД2 | Дешифратор-преобразователь двоичного кода в семисегментный для управления полупроводниковыми индикаторами с разъединенными катодами сегментов |
| 514ИД4А, 514ИД4Б,
514ИД4В | Дешифратор-преобразователь двоичного кода в семисегментный с памятью для управления полупроводниковыми индикаторами с разъединенными анодами сегментов |
| 514ИР2А, 514ИР2Б | Устройство управления полупроводниковой светоизлучающей матрицей 8×8 |
| 514КТ1, К514КТ1 | Девять электронных ключей с мощным открытым коллекторным выходом |
| К514ПП1 | Дешифратор-преобразователь двоичного кода в семисегментный для управления полупроводниковыми индикаторами с разъединенными катодами сегментов |
| 514ПР1, К514ПР1 | Дешифратор-преобразователь двоичного кода в семисегментный с памятью для |

управления полупроводниковыми индикаторами с разъединенными катодами сегментов



Дешифратор-преобразователь

514ИД1

(8 — общ., 16 — +5 В;
для КР514ИД1
6 — общ., 14 — +5 В).

Соответствие между входными и выходными кодами показано ниже в таблице истинности.

Нуль на выходе отвечает выключенному состоянию сегмента.


Таблица истинности 514ИД1

BI	DI				Выход							Символ
	8	4	2	1	A	B	C	D	E	F	G	
1	0	0	0	0	1	1	1	1	1	1	0	0
1	0	0	0	1	0	1	1	0	0	0	0	1
1	0	0	1	0	1	1	0	1	1	0	1	2
1	0	0	1	1	1	1	1	1	0	0	1	3
1	0	1	0	0	0	1	1	0	0	1	1	4
1	0	1	0	1	1	0	1	1	0	1	1	5
1	0	1	1	0	1	0	1	1	1	1	1	6
1	0	1	1	1	1	1	1	0	0	0	0	7
1	1	0	0	0	1	1	1	1	1	1	1	8
1	1	0	0	1	1	1	1	1	0	1	1	9
1	1	0	1	0	0	0	0	1	1	0	1	⎓
1	1	0	1	1	0	0	1	1	0	0	1	⎓
1	1	1	0	0	0	1	0	0	0	1	1	⎓
1	1	1	0	1	1	0	0	1	0	1	1	⎓
1	1	1	1	0	0	0	0	1	1	1	1	⎓
1	1	1	1	1	0	0	0	0	0	0	0	нет
0	x	x	x	x	0	0	0	0	0	0	0	нет

ИС служит для управления семисегментными светодиодными индикаторами, с объединенными катодами, обеспечивающими удовлетворительную светоотдачу при прямом токе не более 4,6 мА. Примером

такого индикатора является АЛС314А. Индикатор подключают к выходам ИС без токоограничивающих резисторов, так как выходы дешифратора образуют открытые эмитеры окончанных формирователей.

Вход *VI* — бланкирующий: при $VI=0$ индикатор гаснет.



В скобках указана нумерация выводов для КР514ИД2

Дешифратор-преобразователь

514ИД2

(8 — общ., 16 — +5 В, для КР514ИД2

6 — общ., 14 — +5 В).

Связь между входными и выходными кодами показана в таблице истинности, где нуль на выходе соответствует включенному состоянию сегмента.

В отличие от 514ИД1 в настоящей ИС содержатся выходные формирователи с открытыми коллекторами, обеспечивающими ток в нагрузке до 20 мА. К ИС подключаются индикаторы с общими анодами типа АЛС324Б. При этом выходной ток следует ограничить, включив последовательно со светодиодом сегмента резистор.

Вход *VI*, также как и в 514 ИД1, является бланкирующим.


Таблица истинности 514ИД2

VI	DI				Выход							Символ
	8	4	2	1	A	B	C	D	E	F	G	
1	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	0	1	1	0	0	1	1	1	1	1
1	0	0	1	0	0	0	1	0	0	1	0	2
1	0	0	1	1	0	0	0	0	1	1	0	3
1	0	1	0	0	1	0	0	1	1	0	0	4
1	0	1	0	1	0	1	0	0	1	0	0	5
1	0	1	1	0	0	1	0	0	0	0	0	6
1	0	1	1	1	0	0	0	1	1	1	1	7
1	1	0	0	0	0	0	0	0	0	0	0	8
1	1	0	0	1	0	0	0	0	1	0	0	9
1	1	0	1	0	1	1	1	0	0	1	0	□

Продолжение таблицы

BI	DI				Выход							Сим-вол
	8	4	2	1	A	B	C	D	E	F	G	
0	1	0	0	1	1	1	1	1	0	1	1	9
0	1	0	1	0	1	1	1	0	1	1	1	A
0	1	0	1	1	0	0	1	1	1	1	1	б
0	1	1	0	0	1	0	0	1	1	1	0	C
0	1	1	0	1	0	1	1	1	1	0	1	d
0	1	1	1	0	1	0	0	1	1	1	1	E
0	1	1	1	1	1	0	0	0	1	1	1	F
1	x	x	x	x	0	0	0	0	0	0	0	нет

ИР2



Устройство управления полупроводниковой светоизлучающей матрицей 8×8 514ИР2 А,Б

(8 — общ., 1,16 — +5 В).

ИС предназначена для управления светодиодами матрицами 8×8 типа АЛС347А и позволяет при двухкоординатной развертке производить активизацию элементов по одному из измерений. Информация, поступающая на вход DI, представляет собой последовательность логических «0» и «1», которые задают включение и выключение соответствующих столбцов(строк). Для иллюстрации

принципа функционирования ИС обратимся к таблице состояний и рассмотрим конкретные примеры управления столбцами матрицы.

Таблица состояний 514ИР2А,Б


BI	C	D	Q1	Q2	Q3	Q4	Q5	Q6	Q7	Q8	Q9
1	┌	1	1	1	1	1	1	1	1	1	1
1	┐	1	0	1	1	1	1	1	1	1	1
1	└	1	0	1	1	1	1	1	1	1	1
1	┌	1	0	0	1	1	1	1	1	1	1
1	┐	1	0	0	1	1	1	1	1	1	1
1	└	1	0	0	0	1	1	1	1	1	1
1	┌	1	0	0	0	1	1	1	1	1	1
1	┐	1	0	0	0	0	1	1	1	1	1
1	└	1	0	0	0	0	1	1	1	1	1

Продолжение таблицы

В1	С	D	Q1	Q2	Q3	Q4	Q5	Q6	Q7	Q8	Q9
1	$\bar{1}$	1	0	0	0	0	0	1	1	1	1
1	$\bar{1}$	0	0	0	0	0	0	1	1	1	1
1	$\bar{1}$	0	1	0	0	0	0	0	1	1	1
1	$\bar{1}$	0	1	0	0	0	0	0	1	1	1
1	$\bar{1}$	0	1	1	0	0	0	0	0	1	1
1	$\bar{1}$	1	1	1	0	0	0	0	0	1	1
1	$\bar{1}$	1	0	1	1	0	0	0	0	0	1
1	$\bar{1}$	1	0	1	1	0	0	0	0	0	1
1	$\bar{1}$	1	0	0	1	1	0	0	0	0	0
1	$\bar{1}$	1	0	0	1	1	0	0	0	0	0
0	x	x	1	1	1	1	1	1	1	1	0


В исходном состоянии на выходах $Q1-Q9$ установлены логические «1» и поэтому ни один из столбцов не активизирован. Для включения столбца с координатой $Q1$ на вход $D1$ подается логическая «1», которая с отрицательным фронтом тактового импульса на входе C приводит к появлению логического «0» на выходе $Q1$ — столбец включен. Для включения столбца с координатой $Q2$ на вход $D1$ вновь подается логическая «1» и с последующим тактовым импульсом уровень логического «0» устанавливается на выходе $Q2$. Для активизации в рассматриваемом примере всех столбцов с координатами $Q1-Q5$ на вход C следует последовательно направить пять тактовых импульсов. Далее, если требуется отключить столбец $Q1$, то на вход $D1$ подается логический «0», в связи с чем по срезу тактового импульса на выходе $Q1$ устанавливается логическая «1» — столбец отключается, а также сдвигается вся последовательность вправо (от $Q1$ к $Q9$). Отключение ранее включенных столбцов происходит аналогично, т.е. последовательно и со сдвигом активизированных координат. Для одновременного отключения всех столбцов, но с запоминанием предыдущего состояния, на вход $D1$ следует подать логический «0», после снятия которого на выходах Q установится прежнее распределение уровней. Выход $Q9$ используется как выход переноса для передачи сигнала в следующий регистр.

Из вышеизложенного видно, что работа ИС практически не отличается от работы сдвигового регистра с инверсным выходом. Это позволяет расширить область применения 514ИР2А,Б до границ применения обычных регистров. Питание ИС раздельное для логических узлов — $U_{п1}$ (вывод 16) и выходных формирователей — $U_{п2}$ (вывод 1).




Девять электронных ключей

514KT1
(12 — общ., 24 — +5 В).



Дешифратор-преобразователь

514ПП1
(7 — общ., 14 — +5 В).
ИС по назначению и принципу управления аналогична 514ИД2.



Дешифратор-преобразователь с памятью

514ПР1
(8 — общ., 16 — +5 В).
ИС служит для управления индикаторами с раздельными катодами типа АЛС324Б. Причем, индикаторы подключаются к сегментным выходам А-С непосредственно, т.к. выходы

ИС соединены с коллекторами токовых формирователей через токоограничивающие резисторы.

Подобно 514ИД4А,Б настоящий дешифратор-преобразователь содержит четырехбитовую регистровую память, позволяющую запоминать состояние входа *DI* при отключении от источника информации. Запоминание происходит при $WR=1$ независимо от состояния бланкирующего входа. При $BI=0$ индикатор гаснет независимо от состояния входа *WR*. Однако, если информация в ИС зафиксирована, то после возвращения на вход *BI* уровня логической «1» на сегментных выходах установится прежняя комбинация напряжений. При $WR=0$, $BI=1$ реализуется обычный режим преобразования.

Связь между входными и выходными кодами приведена в таблице истинности, где нуль на выходе отвечает включенному состоянию сегмента.

Таблица истинности 514ГР1

В1	D1				Выход							Сим-вол	
	8	4	2	1	A	B	C	D	E	F	G		
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	0	1	1	0	0	1	1	1	1	1	1
1	0	0	1	0	0	0	1	0	0	1	0	0	2
1	0	0	1	1	0	0	0	0	1	1	0	0	3
1	0	1	0	0	1	0	0	1	1	0	0	0	4
1	0	1	0	1	0	1	0	0	1	0	0	0	5
1	0	1	1	0	0	1	0	0	0	0	0	0	6
1	0	1	1	1	0	0	0	1	1	1	1	1	7
1	1	0	0	0	0	0	0	0	0	0	0	0	8
1	1	0	0	1	0	0	0	0	1	0	0	0	9
1	1	0	1	0	0	0	0	1	1	0	0	0	P
1	1	0	1	1	1	1	1	0	0	0	1	1	L
1	1	1	0	0	0	1	1	0	0	0	1	1	C
1	1	1	0	1	1	0	0	1	0	0	0	0	H
1	1	1	1	0	1	1	1	1	1	1	1	0	—
1	1	1	1	1	1	1	1	1	1	1	1	1	нет
0	x	x	x	x	1	1	1	1	1	1	1	1	нет

В таблице показаны возможные варианты сопряжения управляющих ИС серии 514 со светодиодными семисегментными индикаторами в условиях обеспечения удовлетворительной светоотдачи. Дешифратор-преобразователь 514ИД4В вследствие относительно большого выходного тока (до 52 мА при $U_{\text{вых}} = 1,7$ В) может быть использован для параллельного управления несколькими индикаторами. В конкретных ситуациях выходы других рассмотренных дешифраторов-преобразователей можно усилить, подключая их к нагрузке через токовые ключи 514КТ1.

Таблица сопряжений ИС серии 514 с семисегментными индикаторами

Управляющая ИС	Индикатор		
	Тип	Общий вывод	Цвет свечения
514ИД1, К514ИД1, КР514ИД1	АЛ304А,Б АЛС314А ЗЛС314А	Катод	Красный

Продолжение таблицы

Управляющая ИС	Индикатор		
	Тип	Общий вывод	Цвет свечения
514ИД2, К514ИД2, КР514ИД2, 514ПР1, К514ПР1, К514ПП1	КЛЦ201А,Б КЛЦ202А	Анод	Красный
	АЛС321Б		Желто-зеленый
	АЛС324Б АЛС333Б,Г		Красный
	АЛС334Б,Г		Желтый
	АЛС335Б,Г АЛС338Б		Зеленый
514ИД4А	АЛС320А,Г ЭЛС320А,Г	Катод	Красный
514 ИД4Б,В	АЛС321А	Катод	Желто-зеленый
	АЛС324А АЛС333А,В		Красный
	АЛС334А,В		Желтый
	АЛС335А,В, АЛС338А		Зеленый

Параметры при $T=+25^{\circ}\text{C}$

Параметр	К514ИД1 КР514ИД1	К514ИД2 КР514ИД2	514ИД4А, 514ИД4Б 514ИД4В
$I_{\text{пот}}, \text{мА} \leq$	50	50	50
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-1,6	-1,6
$I_{\text{вх}}^1, \text{мА} \leq$	0,07	0,07	0,04
$I_{\text{вых}}^0, \text{мА} \leq$	0,3	20,5	0,2 при $U_{\text{вых}}^0=1,2 \text{ В}$
$I_{\text{вых}}^1, \text{мА} \leq$	4,6 при $U_{\text{вых}}^1=1,7 \text{ В}$	0,25	13 для ИД4А, 26 для ИД4Б, 52 для ИД4В при $U_{\text{вых}}^1=1,7 \text{ В}$
$U_{\text{вых}}^0, \text{В} \leq$	—	0,4	—
$U_{\text{вых макс}}, \text{В} =$	10	10	—

Параметр	К514КТ1	Параметр	К514КТ1
$I_{\text{пот}}, \text{мА} \leq$	0,5	$I_{\text{вх}}, \text{мА} \leq$	0,9
$I_{\text{пот}}^1, \text{мА} \leq$	50	$I_{\text{ут.вх}}, \text{мА} \leq$	0,1
$I_{\text{вх}}^0, \text{мА} \leq$	$ -0,01 $	$I_{\text{вых}}^0, \text{мА} \leq$	50
$U_{\text{вых}}^0$ при $I_{\text{вых}}^0=50 \text{ мА}, \text{В} \leq$	0,5		

Параметр	К514ПП1	Параметр	К514ПП1
$I_{\text{пот}}, \text{мА} \leq$	11	$I_{\text{вых}}^1, \text{мА} \leq$	0,25
$I_{\text{вх}}^0 (D12), \text{мА} \leq$	$ -0,4 $	$U_{\text{вых}}^0, \text{В} \leq$	0,4
$I_{\text{вх}}^1 (D12), \text{мА} \leq$	0,04		

Параметр	514ИР2А, 514ИР2Б	Параметр	514ИР2А, 514ИР2Б
$I_{\text{пот}1}, \text{мА} \leq$	55 при $U_{\text{п}1}=5,5 \text{ В}$	$I_{\text{вых}}^0 (Q1-Q8), \text{мА} \leq$	80^* при $U_{\text{вых}}^0=0,8 \text{ В}$
$I_{\text{пот}2}, \text{мА} \leq$	60 при $U_{\text{п}2}=5 \text{ В}$	$I_{\text{вых}}^1 (Q1-Q8), \text{мА} \leq$	0,1 при $U_{\text{вых}}^1=5 \text{ В}$
$U_{\text{п}1}, \text{В} =$	$5 \pm 10\%$	$U_{\text{вых}}^0 (Q9), \text{В} \leq$	0,4 при $U_{\text{п}1}=5,5 \text{ В},$ $U_{\text{п}2}=5 \text{ В},$ $I_{\text{вых}}^0=3 \text{ мА}$
$U_{\text{п}2}, \text{В} =$	2-6	$U_{\text{вых}}^1 (Q9), \text{В} \geq$	2,4 при $U_{\text{п}1}=5,5 \text{ В},$ $U_{\text{п}2}=5 \text{ В},$ $I_{\text{вых}}^1=0,2 \text{ мА}$
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1 $	$f_{\text{вх max}} (C), \text{МГц} =$	2,5
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	$f_{\text{вх max}} (WR), \text{МГц} =$	4

Примечание .

* Сумма выходных токов не должна превышать 250 мА.

Параметр	К514ПР1	Параметр	К514ПР1
$I_{\text{пот}1}, \text{мА} \leq$	60	$I_{\text{вх}}^1 (WR), \text{мА} \leq$	0,1
$I_{\text{вх}}^0, \text{мА} \leq$	$ -1,6 $	$I_{\text{вых}}^0, \text{мА} \leq$	24
$I_{\text{вх}}^1 (D1, B1), \text{мА} \leq$	0,07	$I_{\text{вых}}^1, \text{мА} \leq$	0,2

Глава 8. Интерфейсная серия 559

Тип схемотехнической реализации выполняемых функций: ТТЛШ.

Выпускается в металлокерамических (559, М559) и пластмассовых (Р559, КР559) корпусах с горизонтальным и вертикальным расположением выводов типов *FP* (559) и *DIP* (М559, Р559, КР559).

Напряжение питания +5 В.

Отклонение напряжения питания от номинального значения:

для 559ИП4, 559ИП5, Р559ИП6, Р559ИП7, КР559ИП3, КР559ИП4, КР559ИП5, КР559ИП6, КР559ИП7, КР559ИП9, КР559ИП10, КР559ИП11, КР559ИП12, КР559ИП13, КР559ИП14 $\pm 5\%$;

для 559ИП1, 559ИП2, 559ИП3, 559ИП6, М559ИП1, М559ИП2, М559ИП3, М559ИП9, М559ИП10, Р559ИП4, КР559ИП1, КР559ИП2 $\pm 10\%$.

Диапазон рабочих температур:


для Р559, КР559 $-10 + +70^\circ\text{C}$;

для 559, М559 $-60 + +125^\circ\text{C}$.

559ИП1, КР559ИП1, М559ИП1	Четыре магистральных передатчика с открытым коллекторным выходом*
559ИП2, КР559ИП2, М559ИП2	Четыре магистральных приемника
559ИП3, КР559ИП3, М559ИП3	Четырехразрядный магистральный приемопередатчик
559ИП4, Р559ИП4, КР559ИП4	Два магистральных передатчика с открытым эмиттерным выходом*
559ИП5, КР559ИП5	Три магистральных приемника
559ИП6, Р559ИП6, КР559ИП6	Трехразрядный и одноразрядный приемопередатчики
Р559ИП7, КР559ИП7	Три магистральных приемника
М559ИП9, КР559ИП9	Четырехразрядный магистральный приемопередатчик
М559ИП10, КР559ИП10	Четыре магистральных приемника

* ИС можно назвать и периферийным драйвером, что на наш взгляд более точно отражает ее содержание и назначение. Однако для того чтобы подчеркнуть специализированность и функциональное единство устройств, входящих в серию, авторы сохранили название магистральный передатчик.

КР559ИП11	Четырехразрядный магистральный приемник
КР559ИП12	Четырехразрядный магистральный передатчик
КР559ИП13	Восьмиразрядный инвертирующий приемопередатчик
КР559ИП14	Восьмиразрядный приемопередатчик



Магистральные передатчики с открытым коллекторным выходом (драйверы)

559ИП1


(8 — общ., 16 — +5 В).

Магистральные приемники

559ИП2, 559ИП10

(8 — общ., 16 — +5 В).

ИП2, ИП10




Четырехразрядные магистральные приемопередатчики (драйверы)

559ИП3, 559ИП9

(8 — общ., 16 — +5 В).


Управление приемопередатчиком иллюстрируется таблицей режимов. Принцип построения ИС позволяет в случае всех логических «0» на входе DI , независимо от состояния входа E обеспечить передачу сигналов со входа DB на выход DO . Этот режим дополняет указанные в таблице.

ИП3, ИП9



$\overline{E1}$	$\overline{E2}$	Направление передачи
0	0	$DI \rightarrow DO, \overline{DB}$
0	1	$\overline{DB} \rightarrow DO$
1	0	$\overline{DB} \rightarrow DO$
1	1	$\overline{DB} \rightarrow DO$

ИП4



Магистральные передатчики с открытым эмиттерным выходом

559ИП4

(8 — общ., 16 — +5 В).


Магистральные приемники

559ИП5, 559ИП7


(8 — общ., 16 — +5 В).

Особенностью приемников являются триггеры Шмитта, установленные для повышения помехоустойчивости на входах с выводами 3, 10, 14. Поэтому указанные входы следует подключать к приемному каналу и считать магистральными в отличие от других входов, призванных выполнять сугубо логические функции.

ИП5, ИП7



ИП6




Трехразрядный и одноразрядный приемопередатчики

559ИП6

(8 — общ., 16 — +5 В).

Для верхней части схемы, т.е. для трехразрядного приемопередатчика передача сигнала от входа *DI* на выходы *DO*, *DB* происходит при $\bar{E}=0$. В случае, если $\bar{E}=1$ двунаправленные выходы могут играть роль входов и возможна передача от *DB* на выход *DO*. В одноразрядной структуре разрешение по входу *DI* не предусмотрено, поэтому передача от входа *DB* на выход *DO* возможна только при $DI=0$.

ИП11



Четырехразрядный магистральный приемник


559ИП11

(8 — общ., 16 — +5 В).

ИС предназначена для сопряжения с симметричной линией связи и имеет четыре пары парафазных входов, дифференциальное напряжение на которых может достигать до 7 В.

Передача сигналов на выход *DO* происходит при условии $\overline{OE1} \& \overline{OE2} = 0$. Для перевода выхода *DO* в состояние высокого импеданса задают условие $\overline{OE1} = 0$ и $\overline{OE2} = 1$.

ИП12



Четырехразрядный магистральный передатчик


559ИП12

(8 — общ., 16 — +5 В).

Передатчик обеспечивает парафазный режим работы симметричной линии при подключении последней к прямому и инверсному выходам разрядов *DO*.

Для перевода выхода *DO* в третье состояние достаточно на один из входов *E1*, *E2* подать уровень логической «1».

ИП13



Восьмиразрядный инвертирующий приемопередатчик (шинный драйвер)


559ИП13

(10 — общ., 20 — +5 В).

Направление передачи в ИС задается в соответствии с таблицей режимов. Состояние на входах $OEA=OEB=0$ является запрещенным.

OEA	OEB	Направление передачи
1	0	DA → \overline{DB}
0	1	\overline{DB} → DA
1	1	DA- \overline{DB} -Z

ИП14



Восьмиразрядный приемопередатчик (шинный драйвер)

559ИП14

(10 — общ., 20 — +5 В).

ИС является неинвертирующим аналогом ИП13, для которой состояние $OEA=OEB=0$ также является запрещенным и режим работы выбирается согласно таблице.

OEA	OEB	Направление передачи
1	0	DA → DB
0	1	DB → DA
1	1	DA-DB-Z

Параметры при $T=+25^{\circ}\text{C}$

Параметр	КР559ИП1	КР559ИП2	КР559ИП4	КР559ИП5	КР559ИП10
$I_{\text{пот}}, \text{мА} \leq$	60	54	60	86	50
$\Gamma_{\text{вх}}^0, \text{мА} \leq$	$\pm 1,8$	0,1	$\pm 1,4$	$\pm 1,4$	$\pm 0,5$
$\Gamma_{\text{вх}}^1, \text{мА} \leq$	0,01	0,12	0,01	0,12	0,08
$I_{\text{вых}}^0, \text{мА} \leq$	70	8	0,24	20	16
$\Gamma_{\text{вых}}^1, \text{мА} \leq$	—	$\pm 0,4$	± 75	$\pm 0,8$	$\pm 0,4$
$U_{\text{вых}}^0, \text{В} \leq$	0,7	0,5	—	0,37	0,5
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,6	2,7	2,8	2,4
$t_{\text{зд.р.нс}}^{1,0}$	30*	15	25	30	35
$t_{\text{зд.р.нс}}^{0,1}$	25*	30	35		40

Примечание.

* При $C_H=30 \text{ пФ}$, $R_H=75 \text{ Ом}$.

Параметр	КР559ИП6	Параметр	КР559ИП7
$I_{\text{пот}}, \text{мА} \leq$	85	$I_{\text{пот}}, \text{мА} \leq$	86
$\Gamma_{\text{вх}}^0, \text{мА} \leq$	$\pm 1,6$	$\Gamma_{\text{вх}}^0, \text{мА} \leq$	$\pm 1,4$
$\Gamma_{\text{вх}}^1, \text{мА} \leq$	0,04	$\Gamma_{\text{вх}}^1(3,10,14), \text{мА} \leq$	0,12
$I_{\text{вых}}^0(\text{DO}), \text{мА} \leq$	16	$\Gamma_{\text{вх}}^1(\text{ост.}), \text{мА} \leq$	0,01
$I_{\text{вых}}^0(\text{DB}), \text{мА} \leq$	48	$\Gamma_{\text{вых}}^0, \text{мА} \leq$	16
$\Gamma_{\text{вых}}^1(\text{DB}), \text{мА} \leq$	$\pm 0,4$	$\Gamma_{\text{вых}}^1, \text{мА} \leq$	$\pm 0,8$
$U_{\text{вых}}^0, \text{В} \leq$	0,5	$U_{\text{вых}}^0, \text{В} \leq$	0,37
$U_{\text{вых}}^1(\text{DO}), \text{В} \geq$	2,4	$U_{\text{вых}}^1, \text{В} \geq$	2,8
$U_{\text{вых}}^1(\text{DB}), \text{В} \geq$	2,6	$t_{\text{зд.р.нс}}^{1,0(0,1)}$	30
$t_{\text{зд.р.нс}}^{1,0(0,1)}(\text{DI-DB}), \text{нс} \leq$	30		
$t_{\text{зд.р.нс}}^{1,0(0,1)}(\text{E-DB}), \text{нс} \leq$	50		
$t_{\text{зд.р.нс}}^{1,0(0,1)}(\text{DB-DO}), \text{нс} \leq$	35		

Параметр	КР559ИП3	Параметр	КР559ИП9
$I_{\text{пот}}, \text{мА}$	70	$I_{\text{пот}}, \text{мА}$	70
$\Gamma_{\text{вх}}^0, \text{мА} \leq$	$\pm 1,8$	$\Gamma_{\text{вх}}^0(\text{DB}), \text{мА} \leq$	$\pm 0,1$
$\Gamma_{\text{вх}}^1, \text{мА} \leq$	0,045	$\Gamma_{\text{вх}}^0(\text{DI,E}), \text{мА} \leq$	$\pm 1,6$
$I_{\text{вых}}^0(\text{DO}), \text{мА} \leq$	16	$\Gamma_{\text{вх}}^1(\text{DI}), \text{мА} \leq$	0,04
$\Gamma_{\text{вых}}^0(\text{DB}), \text{мА} \leq$	70	$\Gamma_{\text{вх}}^1(\text{E}), \text{мА} \leq$	0,08

Продолжение таблицы

Параметр	КР559ИП3	Параметр	КР559ИП9
$I_{\text{ВЫХ}}^1(DO), \text{мА} \leq$	1-0,41	$I_{\text{ВЫХ}}^0(DB), \text{мА} \leq$	70
$U_{\text{ВЫХ}}^0(DO), \text{В} \leq$	0,4	$I_{\text{ВЫХ}}^0(DO), \text{мА} \leq$	16
$U_{\text{ВЫХ}}^0(DB), \text{В} \leq$	0,7	$I_{\text{ВЫХ}}^1(DO), \text{мА} \leq$	1-0,41
$U_{\text{ВЫХ}}^1(DO), \text{В} \geq$	2,4	$U_{\text{ВЫХ}}^0(DB), \text{В} \leq$	0,8
$t_{\text{зд.р}}^{1,0}(D10-D00), \text{нс} \leq$	25	$U_{\text{ВЫХ}}^0(DO), \text{В} \leq$	0,5
$t_{\text{зд.р}}^{1,0(0,1)}(DB1-DO1), \text{нс} \leq$	35	$U_{\text{ВЫХ}}^1(DO), \text{В} \geq$	2,4
$t_{\text{зд.р}}^{1,0}(E-DB0, DB2), \text{нс} \leq$	40	$t_{\text{зд.р}}^{1,0(0,1)}(E-DB), \text{нс} \leq$	50
$t_{\text{зд.р}}^{0,1}(D10-D00), \text{нс} \leq$	35	$t_{\text{зд.р}}^{1,0(0,1)}(DB-DO), \text{нс} \leq$	35
$t_{\text{зд.р}}^{0,1}(E-DB0, DB2), \text{нс} \leq$	50	$t_{\text{зд.р}}^{1,0(0,1)}(DI-DB), \text{нс} \leq$	

Параметр	КР559ИП11	КР559ИП12	КР559ИП13 КР559ИП14
$I_{\text{ПОТ}}, \text{мА} \leq$	70	100	150
$I_{\text{ВХ}}^0(D1), \text{мА} \leq$	1-2,81	1-0,361	1-0,51
$I_{\text{ВХ}}^1(D1), \text{мА} \leq$	2,3	0,02	0,08
$I_{\text{ВЫХ}}^0, \text{мА} \leq$	8	20	8
$I_{\text{ВЫХ}}^1, \text{мА} \leq$	1-0,441	1-201	1-101
$I_{\text{ВЫХ.ВЫКЛ}}, \text{мА} \approx$	-0,02+0,02	—	—
$U_{\text{ВЫХ}}^0, \text{В} \leq$	0,45	0,5	0,4
$U_{\text{ВЫХ}}^1, \text{В} \geq$	2,7	2,5	2,4
$t_{\text{зд.р}}^{1,0(0,1)}, \text{нс} \leq$	35	20	18

Глава 9. Интерфейсная серия 1102

Тип схемотехнической реализации выполняемых функций: ТТЛ.

Выпускается в пластмассовых корпусах с вертикальным расположением выводов типа DIP.

Напряжение питания $+5\text{ В} \pm 5\%$.

Диапазон рабочих температур $-10 \div +70^\circ\text{C}$.


K1102АП1	Формирователь сигналов бесконтактных датчиков
K1102АП2	Два передатчика с открытыми коллекторным и эмиттерным выходами
K1102АП3	Четыре передатчика с третьим состоянием выхода
K1102АП4	Два периферийных драйвера — логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом
K1102АП5	Два периферийных драйвера с элементом 2И-НЕ на входе
K1102АП6	Два периферийных драйвера — логических элемента 2И с открытым коллекторным выходом
K1102АП7	Два периферийных драйвера — логических элемента 2И-НЕ с открытым коллекторным выходом
K1102АП8	Два периферийных драйвера — логических элемента 2ИЛИ с открытым коллекторным выходом
K1102АП9	Два периферийных драйвера — логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом
K1102АП10	Два периферийных драйвера с элементом 2И-НЕ на входе
K1102АП11	Два периферийных драйвера — логических элемента 2И с открытым коллекторным выходом
K1102АП12	Два периферийных драйвера — логических элемента 2И-НЕ с открытым коллекторным выходом

К1102АП13	Два периферийных драйвера — логических элемента 2ИЛИ с открытым коллекторным выходом
К1102АП14	Два периферийных драйвера — логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом
К1102ИП1	Четырехразрядный магистральный приемник
К1102ЛП1	Два магистральных приемника

Формирователь сигналов бесконтактных датчиков


1102АП1

(8 — общ., 16 — +5 В).



Формирователь позволяет обслуживать одновременно до четырех периферийных датчиков, вырабатывая сигналы «включен»/«выключен» каждого из датчиков параллельно на двух равнозначных выходах $QN1, QN2$ ($N=0, \bar{3}$ — номер датчика). Все выходы ИС имеют открытые коллекторы. Вход $E1$ разрешает работу формирователя, а по входу $E2$ производят возвращение всех выходов в исходное состояние независимо от входных сигналов.

Принцип функционирования ИС, а также области применения определяются структурной схемой, на которой показан один из четырех идентичных каналов.




Структурная схема одного из каналов формирователя 1102АП1

Два передатчика с открытыми коллекторным и эмиттерным выходами

1102АП2

(8 — общ., 16 — +5 В).


Каждый из передатчиков содержит на выходе две пары транзисторов с открытым коллектором и эмиттером. На приведенной схеме это выводы 1, 2, 3, 4 и 12, 13, 14, 15. Информационный сигнал на первую и вторую пары транзисторов поступает в противофазе, обеспечивая на выходе парафазный режим работы симметричной линии. Выводы эмиттера и коллектора допускается объединять, как показано пунктирными линиями на схеме. Это позволяет избежать применения



Выходная структура передатчиков 1102АП2

внешних нагрузочных резисторов, во-первых, и, во-вторых, получить на выходе состояние высокого импеданса, в которое верхняя часть схемы (первый передатчик) переходит при $OE1 \& OE2 = 0$, а нижняя при $OE2 \& OE3 = 0$.

Информационный сигнал транслируется на выход передатчиков: в верхней части схемы при $OE1 = OE2 = 1$, в нижней части схемы при $OE2 = OE3 = 1$. В верхней части информацию можно подавать как на оба входа $DI0$, $DI1$ одновременно, так и на один из них, устанавливая на свободном входе DI уровень логической «1».



Четыре передатчика с третьим состоянием выхода

1102АП3


(8 — общ., 16 — +5 В).

Первый и второй передатчики (входы $DI0$, $DI1$, выходы $DO0$, $DO1$) получают разрешение на трансляцию при $OE1 = OE2 = 0$. Третий и четвертый (входы $DI2$, $DI3$, выходы $DO2$, $DO3$) транслируют, если $OE3 = OE4 = 0$. Кроме того, сигналы на выходах $DO1$, $DO2$ могут быть проинвертированы. Для этого на

оба режимных входа $M1$, $M2$ следует подать уровень логического «0». Инвертирование сигналов на выходах $DO1$, $DO2$ позволяет реализовать парафазный режим работы симметричной линии. Однако в реальном случае ИС будет функционировать уже не как четыре, а как два независимых передатчика, т.к. потребуется объединить вход $D11$ со входом $D10$, а $D13$ с $D12$.

Перевод выходов $DO0$, $DO1$ в состояние высокого импеданса производится при наличии на одном из входов $OE1$, $OE2$ логической «1». Аналогично переходят в третье состояние и выходы $DO2$, $DO3$ при управлении по входам $OE3$, $OE4$.


АП4, АП9,
АП14



Два периферийных драйвера — логических элемента 2ИЛИ-НЕ с открытым коллекторным выходом
1102АП4, 1102АП9, 1102АП14
(4 — общ., 8 — +5 В).


ИС 1102АП5, 1102АП10 по своей структуре и принципу функционирования повторяют 133-, 155ЛП7, являясь схемотехническими аналогами.

АП6, АП11




Два периферийных драйвера — логических элемента 2И с открытым коллекторным выходом
1102АП6, 1102АП11
(4 — общ., 8 — +5 В).

АП7, АП12




Два периферийных драйвера — логических элемента 2И-НЕ с открытым коллекторным выходом
1102АП7, 1102АП12
(4 — общ., 8 — +5 В).

АП8, АП13



Два периферийных драйвера — логических элемента 2ИЛИ с открытым коллекторным выходом
1102АП8, 1102АП13
(4 — общ., 8 — +5 В).



Четырехразрядный магистральный приемник

1102ИП1

(8 — общ., 12 — -5В, 16 — +5 В).

Приемник служит для усиления дифференциальных сигналов, поступающих по симметричной линии связи на один из четырех входных разрядов $DI0-DI3$, каждый из которых имеет парафазный вход. Дифференциальное входное напряжение на этом входе может меняться в пределах $-5 \pm +5$ В, а синфазное — $-3 \pm +3$ В. В общем случае

напряжение на каждом входе не должно выходить за пределы диапазона $-5 \pm +3$ В.


Перевод выхода ИС в высокоимпеданное состояние происходит при $OE=0$.

Питание ИС от двуполярного источника $U_{п1}=+5$ В, $U_{п2}=-5$ В.

Два магистральных приемника

1102ЛП1

(4 — общ., 1 — +5 В).



ИС подобно ИП1 служит для обработки дифференциальных входных сигналов.

Изменение дифференциального входного напряжения при этом допускается в пределах $-12 \pm +12$ В. Максимальное же напряжение на каждом из входов не должно превышать 1 ± 10 В.

Параметры при $T=+25^\circ\text{C}$

Параметр	К1102АП1	Параметр	К1102АП1
$I_{\text{пот}}, \text{мА} \leq$	45	$U_{\text{вх}}^0, \text{В} \geq$	-1
$I_{\text{вх}}^0, \text{мА} \leq$	-4	$U_{\text{вх}}^1, \text{В} \leq$	-0,5
$I_{\text{вх}}^1, \text{мкА} \leq$	0,16	$U_{\text{вых}}^0, \text{В} \leq$	0,4
$I_{\text{вых}}^1, \text{мА} \leq$	-0,15	$f_{\text{вх max}}, \text{МГц} \leq$	0,1

Параметр	К1102АП2	К1102АП3
$I_{\text{пот}}, \text{мА} \leq$	65	90
$I_{\text{вх}}^0 (\text{OE2}), \text{мА} \leq$	-3,2	—
$I_{\text{вх}}^0 (\text{ост}), \text{мА} \leq$	-1,6	—
$I_{\text{вх}}^0, \text{мА} \leq$	—	-1,6

Продолжение таблицы

Параметр	К1102АП2	К1102АП3
$I_{вх}^1 (D10, D11, OE1, OE3), \text{мА} \leq$	0,04	—
$I_{вх}^1 (OE2), \text{мА} \leq$	0,08	—
$I_{вх}^1, \text{мА} \leq$	—	0,04
$I_{вых}^0, \text{мА} \leq$	40	32
$I_{вых}^1, \text{мА} \leq$	-10	-5,2
$U_{вых}^0, \text{В} \leq$	0,4	0,4
$U_{вых}^1, \text{В} \geq$	2,4	2,4
$t_{зд.р.нс}^{1,0(0,1)}$	30*	25**

Примечания.

* При $C_H=30$ пФ. ** При $C_H=50$ пФ, $R_H=390$ Ом.

Параметр	К1102АП4	К1102АП9	К1102АП14
$I_{пот}, \text{мА} \leq$	79	79	85
$I_{вх}^0, \text{мА} \leq$	-1,6	-1,6	-1,6
$I_{вх}^1, \text{мА} \leq$	0,04	0,04	0,04
$I_{вых}^0, \text{мА} \leq$	300	300	300
$I_{вых}^1, \text{мА} \leq$	0,1	0,1	0,1
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0=300$ мА	0,7	0,7	0,7
$U_{вых}^0, \text{В} \leq$ при $I_{вых}^0 \leq 100$ мА	0,4	0,4	0,4
$U_{вых\ max}, \text{В} =$	30	15	35
$t_{зд.р.нс}^{1,0}$	45	25*	50*
$t_{зд.р.нс}^{0,1}$		25	65

Примечание.

* При $C_H=15$ пФ, $R_H=50$ Ом.

Параметр	К1102АП5	К1102АП10
$I_{пот}, \text{мА} \leq$	11	40
$I_{вх}^0(2,13), \text{мА} \leq$	-1,6	-1,6
$I_{вх}^0(1), \text{мА} \leq$	-3,2	-3,2
$I_{вх}^1(2,13), \text{мА} \leq$	0,04	0,04
$I_{вх}^1(1), \text{мА} \leq$	0,08	0,08

Продолжение таблицы

Параметр	К1102АП5	К1102АП10
$I_{\text{вых}}^0, \text{мА} \leq$	300	300
$I_{\text{вых}}^1, \text{мА} \leq$	0,1	0,4
$U_{\text{вых}}^0(5,10), \text{В} \leq$ при $I_{\text{вых}}^0 = 300 \text{ мА}$	0,7	0,7
$U_{\text{вых}}^0(5,10), \text{В} \leq$ при $I_{\text{вых}}^0 \leq 100 \text{ мА}$	0,4	0,4
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,4
$U_{\text{вых макс}}, \text{В}$	15	30
$t^{1,0}(0,1)$ зд.р.нс \leq	26*	65

Примечание,

* При $C_H = 15 \text{ пФ}$, $R_H = 51 \text{ Ом}$.

Параметр	К1102АП6	К1102АП11	К1102АП7	К1102АП12
$I_{\text{пот}}, \text{мА} \leq$	65	76	71	76
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-1,6	-1,6	-1,6
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04	0,04	0,04
$I_{\text{вых}}^0, \text{мА} \leq$	300	300	300	300
$I_{\text{вых}}^1, \text{мА} \leq$	0,1	0,1	0,1	0,1
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 300 \text{ мА}$	0,7	0,7	0,7	0,7
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 \leq 100 \text{ мА}$	0,4	0,4	0,4	0,4
$U_{\text{вых макс}}, \text{В}$	15	35	15	35
$t^{1,0}$ зд.р.нс \leq	25	40*	25**	50*
$t^{0,1}$ зд.р.нс \leq	20	55	25	65

Примечания,

* При $C_H = 15 \text{ пФ}$, $R_H = 50 \text{ Ом}$. ** При $C_H = 15 \text{ пФ}$, $R_H = 51 \text{ Ом}$.

Параметр	К1102АП8	К1102АП13
$I_{\text{пот}}, \text{мА} \leq$	68	76
$I_{\text{вх}}^0, \text{мА} \leq$	-1,6	-1,6
$I_{\text{вх}}^1, \text{мА} \leq$	0,04	0,04

Продолжение таблицы

Параметр	К1102АП8	К1102АП13
$I_{\text{вых}}^0, \text{мА} \leq$	300	300
$I_{\text{вых}}^1, \text{мА} \leq$	0,1	0,1
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 = 300 \text{ мА}$	0,7	0,7
$U_{\text{вых}}^0, \text{В} \leq$ при $I_{\text{вых}}^0 \leq 100 \text{ мА}$	0,4	0,4
$U_{\text{вых max}}, \text{В} =$	15	35
$t_{1,0 \text{ зд.р.нс}} \leq$	25*	40**
$t_{0,1 \text{ зд.р.нс}} \leq$	20	55

Примечания.

* При $C_H = 15 \text{ пФ}$, $R_H = 51 \text{ Ом}$ ** При $C_H = 15 \text{ пФ}$, $R_H = 50 \text{ Ом}$.

Параметр	К1102ИП1	К1102ЛП1
$I_{\text{пот}}, \text{мА} \leq$	—	50
$I_{\text{пот1}}^1, \text{мА} \leq$	60	—
$I_{\text{пот2}}^1, \text{мА} \leq$	-30	—
$I_{\text{вх}}^0 (\text{DI}), \text{мА} \leq$	-0,01	-3,25 *
$I_{\text{вх}}^0 (\text{OE}), \text{мА} \leq$	-1,6	—
$I_{\text{вх}}^1 (\text{DI}), \text{мА} \leq$	0,075	3,25**
$I_{\text{вх}}^1 (\text{OE}), \text{мА} \leq$	0,04	—
$I_{\text{вых}}^0, \text{мА} \leq$	16	20
$I_{\text{вых}}^1, \text{мА} \leq$	-0,4	—
$I_{\text{вых. выкл.}}, \text{мА} =$	-0,04 ± 0,04	—
$U_{\text{вых}}^0, \text{В} \leq$	0,4	0,5
$U_{\text{вых}}^1, \text{В} \geq$	2,4	2,5
$t_{1,0(0,1) \text{ зд.р.нс}} \leq$	25	25


Примечания.

* При $U_{\text{вх}}^0 = 10 \text{ В}$.** При $U_{\text{вх}}^1 = 10 \text{ В}$.

Приложение 1

АНАЛОГИ ИС ФИРМЫ TEXAS INSTRUMENTS

Представленные в настоящем справочнике ИС репрезентативных серий являются аналогами серий ИС, разработанных в различные годы американской фирмой *Texas Instruments*. Полное обозначение ИС упомянутой фирмы выглядит следующим образом.



Первые буквы *SN* есть фирменное обозначение ИС семейства ТТЛ, ТТЛШ. Следующие две цифры определяют область применения ИС: *54* — военное применение, *74* — коммерческое применение. Отличие в этом случае состоит в температурном диапазоне, допустимом отклонении напряжения питания и конструктивном исполнении. После чисел *54* или *74* может следовать аббревиатура *LS*, *ALS* или просто одна буква *S*, что является обозначением варианта схемотехнологической реализации: *S* — *Schottky*, *LS* — *Low-power Schottky*, *ALS* — *Advanced Low-power Schottky*. В ИС-аналогах серий 133, 155 указанная буквенная позиция отсутствует. Далее следует порядковый номер разработки ИС как устройства конкретного функционального назначения. Последним элементом является буквенный код типа корпуса: *N* — пластмассовый *DIP*, *J* — керамический *DIP* и др.

Ниже приводится таблица соответствия ИС отечественных серий 155, 531, 555 и 1533 ИС фирмы *Texas Instruments*, выполненных в пластмассовых корпусах типа *DIP*. Таблица рассчитана на поиск отечественных ИС по известным американским. Искомая отечественная ИС находится на пересечении столбца с указанием серии и строки с порядковым номером разработки. Проверк указывает на отсутствие аналога в пластмассовом корпусе типа *DIP*, однако следует иметь в виду, что в ряде случаев есть аналоги выполненные в других корпусах.

	SN74	SN74S	SN74LS	SN74ALS	
00N	K155ЛА3	KP531ЛА3	K555ЛА3	KP1533ЛА3	00N
01N	K155ЛА8	—	—	KP1533ЛА8	01N
02N	K155ЛЕ1	KP531ЛЕ1	K555ЛЕ1	KP1533ЛЕ1	02N
03N	—	KP531ЛА9	K555ЛА9	KP1531ЛА9	03N
04N	K155ЛН1	KP531ЛН1	K555ЛН1	KP1533ЛН1	04N
05N	K155ЛН2	KP531ЛН2	K555ЛН2	KP1533ЛН2	05N
06N	K155ЛН3	—	—	—	06N
07N	K155ЛП9	—	—	—	07N
08N	K155ЛИ1	—	K555ЛИ1	KP1533ЛИ1	08N
09N	—	—	K555ЛИ2	—	09N
10N	K155ЛА4	KP531ЛА4	K555ЛА4	KP1533ЛА4	10N
11N	—	KP531ЛИ3	K555ЛИ3	—	11N
12N	K155ЛА10	—	K555ЛА10	—	12N
13N	K155ТЛ1	—	—	—	13N
14N	K155ТЛ2	—	K555ТЛ2	—	14N
15N	—	—	K555ЛИ4	—	15N
16N	K155ЛН5	—	—	—	16N
17N	K155ЛП4	—	—	—	17N
20N	K155ЛА1	KP531ЛА1	K555ЛА1	KP1533ЛА1	20N
21N	—	—	K555ЛИ6	—	21N
22N	K155ЛА7	KP531ЛА7	K555ЛА7	KP1533ЛА7	22N
23N	K155ЛЕ2	—	—	—	23N
25N	K155ЛЕ3	—	—	—	25N
26N	K155ЛА11	—	K555ЛА11	—	26N
27N	K155ЛЕ4	—	K555ЛЕ4	—	27N
28N	K155ЛЕ5	—	—	—	28N
30N	K155ЛА2	KP531ЛА2	K555ЛА2	KP1533ЛА2	30N
32N	K155ЛЛ1	—	K555ЛЛ1	—	32N
37N	K155ЛА12	—	K555ЛА12	—	37N
38N	K155ЛА13	KP531ЛА13	K555ЛА13	—	38N

	SN74	SN74S	SN74LS	SN74ALS	
40N	K155ЛА6	—	K555ЛА6	—	40N
42N	—	—	K555ИД6	—	42N
50N	K155ЛР1	—	—	—	50N
51N	—	KP531ЛР11	K555ЛР11	KP1533ЛР11	51N
53N	K155ЛР3	—	—	—	53N
54N	—	—	K555ЛР13	KP1533ЛР13	54N
55N	—	—	K555ЛР4	KP1533ЛР4	55N
60N	K155ЛД1	—	—	—	60N
64N	—	KP531ЛР9	—	—	64N
65N	—	KP531ЛР10	—	—	65N
72N	K155ТВ1	—	—	—	72N
74N	K155ТМ2	KP531ТМ2	K555ТМ2	KP1533ТМ2	74N
75N	K155ТМ7	—	K555ТМ7	—	75N
77N	K155ТМ5	—	—	—	77N
80N	K155ИМ1	—	—	—	80N
82N	K155ИМ2	—	—	—	82N
83N	K155ИМ3	—	—	—	83N
85N	—	KP531СП1	K555СП1	KP1533СП1	85N
86N	K155ЛП5	KP531ЛП5	K555ЛП5	KP1533ЛП5	86N
90N	K155ИЕ2	—	K555ИЕ2	—	90N
92N	K155ИЕ4	—	—	—	92N
93N	K155ИЕ5	—	K555ИЕ5	—	93N
95N	K155ИР1	—	—	—	95N
97N	K155ИЕ8	—	—	—	97N
107N	—	—	K555ТВ6	—	107N
109N	K155ТВ15	—	—	KP1533ТВ15	109N
112N	—	KP531ТВ9	—	—	112N
113N	—	KP531ТВ10	—	—	113N
114N	—	KP531ТВ11	—	—	114N
121N	K155АГ1	—	—	—	121N

	SN74	SN74S	SN74LS	SN74ALS	
123N	K155AГ3	—	K555AГ3	—	123N
124N	—	KP531ГГ1	—	—	124N
125N	K155ЛП8	—	K555ЛП8	—	125N
128N	K155ЛЕ6	—	—	—	128N
132N	K155ТЛ3	KP531ТЛ3	—	—	132N
134N	—	KP531ЛА19	—	—	134N
136N	—	—	K555ЛП12	—	136N
138N	—	KP531ИД7	K555ИД7	KP1533ИД7	138N
139N	—	KP531ИД14	—	—	139N
140N	—	KP531ЛА16	—	—	140N
141N	K155ИД1	—	—	—	141N
145N	K155ИД10	—	K555ИД10	—	145N
147N	—	—	K555ИВ3	—	147N
148N	K155ИВ1	—	K555ИВ1	—	148N
150N	K155КП1	—	—	—	150N
151N	K155КП7	KP531КП7	K555КП7	KP1533КП7	151N
152N	K155КП5	—	—	—	152N
153N	K155КП2	KP531КП2	K555КП2	KP1533КП2	153N
154N	K155ИД3	—	—	KP1533ИД3	154N
155N	K155ИД4	—	K555ИД4	KP1533ИД4	155N
157N	—	KP531КП16	—	KP1533КП16	157N
158N	—	KP531КП18	—	KP1533КП18	158N
160N	K155ИЕ9	—	—	—	160N
161N	—	KP531ИЕ10	K555ИЕ10	KP1533ИЕ10	161N
162N	—	KP531ИЕ11	—	KP1533ИЕ11	162N
163N	—	KP531ИЕ18	K555ИЕ18	KP1533ИЕ18	163N
164N	—	—	K555ИР8	—	164N
165N	—	—	K555ИР9	—	165N
166N	—	—	K555ИР10	—	166N
168N	—	KP531ИЕ16	—	—	168N

	SN74	SN74S	SN74LS	SN74ALS	
169N	—	KP531HE17	—	—	169N
170N	K155HP32	—	—	—	170N
173N	K155HP15	—	K555HP15	—	173N
174N	—	KP531TM9	K555TM9	KP1533TM9	174N
175N	K155TM8	—	K555TM8	KP1533TM8	175N
180N	K155HP2	—	—	—	180N
181N	K155HP2	KP531HP3	K555HP3	KP1533HP3	181N
182N	K155HP4	KP531HP4	—	KP1533HP4	182N
184N	K155HP6	—	—	—	184N
185N	K155HP7	—	—	—	185N
191N	—	—	K555HE13	—	191N
192N	K155HE6	—	K555HE6	KP1533HE6	192N
193N	K155HE7	—	K555HE7	KP1533HE7	193N
194N	—	KP531HP11	K55HP11	—	194N
195N	—	KP531HP12	—	—	195N
196N	K155HE14	KP531HE14	K555HE14	—	196N
197N	—	KP531HE15	K555HE15	—	197N
198N	K155HP13	—	—	—	198N
221N	—	—	K555AG4	—	221N
240N	—	KP531AP3	K555AP3	K1533AP3	240N
241N	—	KP531AP4	K555AP4	K1533AP4	241N
242N	—	—	K555HP6	KP1533HP6	242N
243N	—	—	K555HP7	KP1533HP7	243N
244N	—	—	K555AP5	K1533AP5	244N
245N	—	—	K555AP6	K1533AP6	245N
247N	—	—	K555ИД18	—	247N
251N	—	KP531KP15	K555KP15	KP1533KP15	251N
253N	—	KP531KP12	K555KP12	KP1533KP12	253N
257N	—	KP531KP11	K555KP11	KP1533KP11	257N
258N	—	KP531KP14	K555KP14	KP1533KP14	258N

	SN74	SN74S	SN74LS	SN74ALS	
259N	—	—	K555ИР30	—	259N
260N	—	КР531ЛЕ7	—	—	260N
261N	—	—	K555ИР8	—	261N
273N	—	—	K555ИР35	—	273N
279N	—	—	K555ТР2	—	279N
280N	—	КР531ИИ5	K555ИИ5	КР1533ИИ5	280N
283N	—	—	K555ИМ6	—	283N
284N	—	КР531ИК1	—	—	284N
292N	—	—	K555ИИЦ1	—	292N
295N	—	—	K555ИР16	—	295N
298N	—	—	K555КП13	КР1533КП13	298N
299N	—	КР531ИР24	—	—	299N
352N	—	—	—	КР1533КП17	352N
353N	—	—	—	КР1533КП19	353N
365N	К155ЛП10	—	—	—	365N
366N	К155ЛН6	—	—	—	366N
367N	К155ЛП11	—	—	—	367N
373N	—	КР531ИР22	K555ИР22	КР1533ИР22	373N
374N	—	КР531ИР23	K555ИР23	КР1533ИР23	374N
377N	—	K555ИР27	—	—	377N
378N	—	КР531ИР18	—	—	378N
379N	—	КР531ИР19	—	—	379N
384N	—	—	K555ИИ9	—	384N
385N	—	—	K555ИМ7	—	385N
399N	—	КР531ИР20	—	—	399N
573N	—	—	—	КР1533ИР33	573N
574N	—	—	—	КР1533ИР37	574N
670N	—	—	K555ИР26	—	670N
873N	—	—	—	КР1533ИР34	873N
874N	—	—	—	КР1533ИР38	874N

Приложение 2

УКАЗАТЕЛЬ ИС, ПОМЕЩЕННЫХ В СПРАВОЧНИК

Серия 133	133ЛН1 76, 42	155ИП3 140, 45	155ИП7 147, 48
133АГ1 212, 39	133ЛН2 76, 42	155ИП4 142, 45	155ИЕ3 207, 48
133АГ3 212, 39	133ЛН3 76, 42	155ИР1 170, 45	155ИЕ21 207, 48
133ИВ1 106, 39	133ЛН5 76, 42	155ИР13 172, 45	155ИЕ22 207, 48
133ИД1 107, 39	133ЛН15 94, 42	155ИР15 173, 45	155ИЕ23 207, 48
133ИД3 108, 39	133ЛП7 95, 42	155ИР17 174, 45	155ИЕ24 208, 48
133ИД4 109, 39	133ЛП8 95, 42	155ИР32 180, 46	155ИП3 182, 49
133ИД10 113, 39	133ЛП9 94, 42	155КП1 125, 46	155ИРУ1 208, 49
133ИД15 117, 39	133ЛР1 90, 42	155КП2 125, 46	155ИРУ2 208, 49
133ИД16 118, 40	133ЛР3 90, 42	155КП5 126, 46	155ИРУ5 209, 49
133ИЕ2 190, 40	133ЛР4 90, 42	155КП7 126, 46	155ИРУ7 209, 49
133ИЕ4 190, 40	133ПП4 121, 42	155ЛА1 78, 46	155ТВ1 160, 49
133ИЕ5 191, 40	133ИРУ1 208, 42	155ЛА2 78, 46	155ТВ15 162, 49
133ИЕ6 191, 40	133ИРУ5 209, 42	155ЛА3 78, 46	155ТЛ1 163, 49
133ИЕ7 193, 40	133ИРУ7 209, 42	155ЛА4 79, 46	155ТЛ2 163, 49
133ИЕ8 193, 40	133ИР3 182, 43	155ЛА6 78, 46	155ТЛ3 163, 49
133ИЕ14 197, 40	133ТВ1 160, 43	155ЛА7 78, 46	155ТМ2 164, 49
133ИМ1 136, 40	133ТВ15 162, 43	155ЛА8 78, 46	155ТМ5 164, 49
133ИМ2 137, 40	133ТЛ1 162, 43	155ЛА10 79, 46	155ТМ7 164, 49
133ИМ3 138, 40	133ТЛ2 162, 43	155ЛА11 78, 46	155ТМ8 165, 49
133ИП2 139, 40	133ТЛ3 163, 43	155ЛА12 78, 64	
133ИП3 140, 40	133ТМ2 164, 43	155ЛА13 78, 46	
133ИП4 142, 40	133ТМ5 164, 43	155ЛА18 79, 47	
133ИР1 170, 40	133ТМ7 164, 43	155ЛД1 91, 47	
133ИР13 172, 40	Серия 155	155ЛД3 92, 47	
133ИР17 174, 40	155АГ1 212, 44	155ЛЕ1 86, 47	
133КП1 125, 40	155АГ3 212, 44	155ЛЕ2 86, 47	
133КП2 125, 40	155ИВ1 106, 44	155ЛЕ3 87, 47	
133КП5 126, 41	155ИД1 107, 44	155ЛЕ4 87, 47	
133КП7 126, 41	155ИД3 108, 44	155ЛЕ5 86, 47	
133ЛА1 78, 41	155ИД4 109, 44	155ЛЕ6 86, 47	
133ЛА2 78, 41	155ИД8 111, 44	155ЛМ1 80, 47	
133ЛА3 78, 41	155ИД9 112, 44	155ЛМ5 80, 47	
133ЛА4 49, 41	155ИД10 113, 44	155ЛЛ1 87, 47	
133ЛА6 78, 41	155ИД11 113, 44	155ЛЛ2 87, 47	
133ЛА7 78, 41	155ИД12 116, 44	155ЛН1 76, 47	
133ЛА8 78, 41	155ИД13 114, 44	155ЛН2 76, 47	
133ЛА10 79, 41	155ИД15 117, 44	155ЛН3 76, 47	
133ЛА11 78, 41	155ИЕ1 190, 45	155ЛН5 76, 47	
133ЛА12 78, 41	155ИЕ2 190, 45	155ЛН6 100, 48	
	155ИЕ4 190, 45	155ЛП4 94, 48	
	155ИЕ5 191, 45	155ЛП5 94, 48	
133ЛД1 91, 41	155ИЕ6 191, 45	155ЛП7 95, 48	
133ЛД3 92, 41	155ИЕ7 193, 45	155ЛП8 95, 48	
133ЛЕ1 86, 41	155ИЕ8 193, 45	155ЛП9 94, 48	
133ЛЕ3 87, 41	155ИЕ9 194, 45	155ЛП10 95, 48	
133ЛЕ5 86, 41	155ИЕ14 197, 45	155ЛП11 96, 48	
133ЛЕ6 86, 42	155ИМ1 136, 45	155ЛР1 90, 48	
133ЛИ1 80, 42	155ИМ2 137, 45	155ЛР3 90, 48	
133ЛИ2 80, 42	155ИМ3 138, 45	155ЛР4 90, 48	
133ЛИ5 80, 42	155ИП2 139, 45	155ИР6 141, 48	
133ЛЛ1 87, 42			
			Серия 514
			514ИД1 218, 217
			514ИД2 219, 217
			514ИД4А 220, 217
			514ИД4Б 220, 217
			514ИД4В 220, 217
			514ИР2А 221, 217
			514ИР2Б 221, 217
			514КТ1 223, 217
			514ПП1 223, 217
			514ИР1 223, 217
			Серия 530
			530АП2 96, 50
			530АП3 96, 50
			530АП4 97, 50
			530ГГ1 214, 50
			530ИД7 111, 50
			530ИД14 117, 50
			530ИЕ14 197, 50
			530ИЕ15 197, 50
			530ИЕ16 197, 50
			530ИЕ17 199, 50
			530ИЖ1 135, 50
			530ИП3 140, 50
			530ИП4 142, 50
			530ИП5 143, 50
			530ИР11 171, 50
			530ИР12 172, 50
			530ИР18 174, 50
			530ИР19 174, 50

530ИР20 175, 51	531ИП5 143, 54	533АП5 97, 57	533КП15 128, 60
530ИР21 175, 51	531ИП10 145, 54	533АП6 97, 57	533КП16 128, 60
530ИР22 176, 51	531ИР11 171, 54	533ВЖ1 151, 57	533КП17 129, 60
530ИР23 177, 51	531ИР18 174, 54	533ИВ1 106, 57	533ЛА1 78, 60
530ИР24 177, 51	531ИР19 174, 54	533ИВ2 106, 57	533ЛА2 78, 60
530КП2 125, 51	531ИР20 175, 54	533ИВ3 107, 57	533ЛА3 78, 60
530КП7 126, 51	531ИР21 175, 54	533ИД 108, 57	533ЛА4 79, 60
530КП11 126, 51	531ИР22 176, 54	533ИД4 109, 57	533ЛА6 78, 60
530КП14 128, 51	531ИР23 177, 54	533ИД5 110, 57	533ЛА7 78, 60
530КП15 128, 51	531ИР24 177, 54	533ИД6 110, 57	533ЛА9 78, 60
530ЛА1 78, 51	531КП2 125, 54	533ИД7 111, 57	533ЛА10 79, 60
530ЛА2 78, 51	531КП7 126, 54	533ИД10 113, 57	533ЛА12 78, 61
530ЛА3 78, 51	531КП11 126, 54	533ИД18 119, 57	533ЛА13 78, 61
530ЛА4 79, 51	531КП12 127, 55	533ИД19 121, 57	533ЛЕ1 86, 61
530ЛА9 78, 51	531КП14 128, 55	533ИЕ5 191, 58	533ЛЕ4 87, 61
530ЛА12 78, 51	531КП15 128, 55	533ИЕ6 191, 58	533ЛЛ1 80, 61
530ЛА13 78, 51	531КП16 128, 55	533ИЕ7 193, 58	533ЛЛ2 80, 60
530ЛА16 78, 51	531КП18 129, 55	533ИЕ9 194, 58	533ЛЛ3 80, 61
530ЛА17 79, 52	531ЛА1 78, 55	533ИЕ10 196, 58	533ЛЛ6 80, 61
530ЛЕ1 86, 52	531ЛА2 78, 55	533ИЕ13 196, 58	533ЛЛ1 87, 61
530ЛИ1 80, 52	531ЛА3 78, 55	533ИЕ14 197, 58	533ЛН1 76, 61
530ЛИ3 80, 52	531ЛА4 79, 55	533ИЕ15 197, 58	533ЛН2 76, 61
530ЛЛ1 87, 52	531ЛА7 78, 55	533ИЕ17 199, 58	533ЛП3 93, 61
530ЛН1 76, 52	531ЛА9 78, 55	533ИЕ19 199, 58	533ЛП5 94, 61
530ЛН2 76, 52	531ЛА12 78, 55	533ИМ5 138, 58	533ЛП8 95, 61
530ЛП5 94, 52	531ЛА13 78, 55	533ИМ6 138, 58	533ЛР4 90, 61
530ЛР9 90, 52	531ЛА16 78, 55	533ИМ7 139, 58	533ЛР11 91, 61
530ЛР10 90, 52	531ЛА17 79, 55	533ИП3 140, 58	533ЛР13 91, 61
530ЛР11 91, 52	531ЛА19 80, 55	533ИП4 142, 58	533СП1 149, 61
530РУ2 208, 52	531ЛЕ1 86, 55	533ИП5 143, 58	533ТВ6 161, 61
530СП1 149, 52	531ЛЕ7 87, 55	533ИП6 99, 58	533ТВ9 162, 61
530ТВ9 162, 52	531ЛИ1 80, 55	533ИП7 99, 58	533ТЛ2 163, 62
530ТВ10 162, 52	531ЛИ3 80, 55	533ИП8 144, 58	533ТМ2 164, 62
530ТВ11 162, 52	531ЛЛ1 87, 56	533ИП9 144, 58	533ТМ7 164, 62
530ТЛ3 163, 52	531ЛН1 76, 56	533ИП12 99, 58	533ТМ8 165, 62
530ТМ2 164, 52	531ЛН2 76, 56	533ИП13 100, 58	533ТМ9 165, 62
530ТМ8 165, 52	531ЛП5 94, 56	533ИР8 170, 59	533ТР2 165, 62
530ТМ9 165, 52	531ЛР9 90, 56	533ИР9 170, 59	Серия 555
Серия 531	531ЛР10 90, 56	533ИР10 171, 59	555АГ3 212, 63
531АП2 96, 53	531ЛР11 91, 56	533ИР11 171, 59	555АГ4 212, 63
531АП3 96, 53	531РУ8 209, 56	533ИР15 173, 59	555АГ5 213, 63
531АП4 97, 53	531РУ9 210, 56	533ИР16 173, 59	555АП3 97, 63
531ГГ1 214, 53	531СП1 149, 56	533ИР22 176, 59	555АП4 97, 63
531ИД7 111, 53	531ТВ9 162, 56	533ИР23 177, 59	555АП5 97, 63
531ИД14 117, 53	531ТВ10 162, 56	533ИР25 178, 59	555АП6 97, 63
531ИЕ10 196, 53	531ТВ11 162, 56	533ИР26 178, 59	555ВЖ1 151, 63
531ИЕ11 196, 53	531ТЛ3 163, 56	533ИР27 179, 59	555ГГ2 214, 63
531ИЕ14 197, 53	531ТМ2 164, 56	533ИР29 179, 59	555ИВ1 106, 63
531ИЕ15 197, 53	531ТМ8 165, 56	533ИР32 180, 59	555ИВ3 107, 63
531ИЕ16 197, 53	531ТМ9 165, 56	533ИР35 181, 59	555ИД4 109, 63
531ИЕ17 199, 54		533КП2 125, 59	533ИД5 110, 63
531ИЕ18 196, 54	Серия 533	533КП7 126, 59	555ИД6 110, 63
531ИК1 135, 54	533АГ3 212, 57	533КП11 126, 60	555ИД7 111, 63
531ИК2 135, 54	533АГ4 213, 57	533КП12 127, 60	
531ИП3 140, 54	533АП3 96, 57	533КП13 127, 60	555ИД10 113, 63
531ИП4 142, 54	533АП4 97, 57	533КП14 128, 60	555ИД18 119, 63

555ИЕ2 190, 63	555ЛА13 78, 66	1102АП12 236, 233	1533КП19 130, 72
555ИЕ5 191, 63	555ЛЕ1 86, 66	1102АП13 236, 234	1533ЛА1 78, 72
555ИЕ6 191, 63	555ЛЕ4 87, 66	1102АП14 236, 234	1533ЛА2 78, 72
555ИЕ7 193, 64	555ЛИ1 80, 66	1102ИП1 237, 234	1533ЛА3 78, 72
555ИЕ9 194, 64	555ЛИ2 80, 66	1102ЛП1 237, 234	1533ЛА4 79, 72
555ИЕ10 196, 64	555ЛИ3 80, 67	Серия 1533	1533ЛА6 78, 72
555ИЕ13 196, 64	555ЛИ4 80, 67	1533АГ3 212, 68	1533ЛА7 78, 72
555ИЕ14 197, 64	555ЛИ6 80, 67	1533АП3 96, 68	1533ЛА8 78, 72
555ИЕ15 197, 64	555ЛЛ1 87, 67	1533АП4 97, 69	1533ЛА9 78, 72
555ИЕ17 199, 64	555ЛН1 76, 67	1533АП5 97, 69	1533ЛА10 79, 72
555ИЕ18 196, 64	555ЛН2 76, 67	1533АП6 97, 69	1533ЛА12 78, 73
555ИЕ19 199, 64	555ЛН5 94, 67	1533АП9 97, 69	1533ЛА21 78, 73
555ИЕ20 200, 64	555ЛН8 95, 67	1533АП14 98, 69	1533ЛА22 78, 73
555ИМ5 138, 64	555ЛН12 94, 67	1533АП15 98, 69	1533ЛА23 78, 73
555ИМ6 138, 64	555ЛР4 90, 67	1533АП16 98, 69	1533ЛА24 79, 73
555ИМ7 139, 64	555ЛР11 91, 67	1533ИД3 108, 69	1533ЛЕ1 86, 73
555ИП3 140, 64	555ЛР13 91, 67	1533ИД4 109, 69	1533ЛЕ4 87, 73
555ИП4 142, 64	555ЛЦ1 200, 67	1533ИД7 111, 69	1533ЛЕ10 86, 73
555ИП5 143, 64	555РЕ4 207, 67	1533ИЕ2 190, 69	1533ЛЕ11 86, 73
555ИП6 99, 64	555СП1 149, 67	1533ИЕ5 191, 69	1533ЛИ1 80, 73
555ИП7 99, 64	555ТВ6 161, 67	1533ИЕ6 191, 69	1533ЛИ2 80, 73
555ИП8 99, 64	555ТВ9 162, 67	1533ИЕ7 193, 69	1533ЛИ3 80, 73
555ИП9 144, 64	↓	1533ИЕ9 194, 69	1533ЛИ4 80, 73
555ИР8 170, 64	555ТЛ2 163, 67	1533ИЕ10 196, 69	1533ЛИ6 80, 73
555ИР9 170, 64	555ТМ2 164, 67	1533ИЕ11 196, 70	1533ЛИ8 80, 73
555ИР10 171, 64	555ТМ7 164, 67	1533ИЕ18 196, 70	1533ЛИ10 80, 73
555ИР11 171, 65	555ТМ8 165, 67	1533ИП3 140, 70	1533ЛЛ1 87, 73
555ИР15 173, 65	555ТМ9 165, 68	1533ИП4 142, 70	1533ЛЛ4 87, 73
555ИР16 173, 65	555ТР2 165, 68	1533ИП5 143, 70	1533ЛН1 76, 74
555ИР22 176, 65	Серия 559	1533ИП6 99, 70	1533ЛН2 76, 74
555ИР23 177, 65	559ИП1 228, 227	1533ИП7 99, 70	↓
555ИР26 178, 65	559ИП2 228, 227	1533ИР9 170, 70	1533ЛН8 76, 74
555ИР27 179, 65	559ИП3 228, 227	1533ИР10 171, 70	1533ЛН10 76, 74
555ИР32 180, 65	559ИП4 229, 227	1533ИР22 176, 70	1533ЛП3 94, 74
555ИР35 181, 65	559ИП5 229, 227	1533ИР23 177, 70	1533ЛП5 94, 74
555КП2 125, 65	559ИП6 229, 227	1533ИР24 177, 70	1533ЛП8 95, 74
555КП7 126, 65	559ИП7 229, 227	1533ИР26 178, 70	1533ЛП12 94, 74
555КП11 126, 65	559ИР9 228, 227	1533ИР27 179, 70	1533ЛП16 96, 74
555КП12 127, 65	559ИП10 228, 227	1533ИР29 179, 70	1533ЛП17 96, 74
555КП13 127, 65	559ИП11 229, 228	1533ИР31 180, 71	1533ЛР4 90, 74
555КП14 128, 65	559ИП12 230, 228	1533ИР32 180, 71	1533ЛР11 91, 74
555КП15 128, 65	559ИП13 230, 228	1533ИР33 180, 71	1533ЛР13 91, 74
555КП16 128, 66	559ИП14 230, 228	1533ИР34 181, 71	1533СП1 149, 75
555КП17 129, 66	Серия 1102	1533ИР37 181, 71	1533ТВ6 161, 75
555КП18 129, 66	1102АП1 234, 233	1533ИР38 182, 71	1533ТВ9 162, 75
555ЛА1 78, 66	1102АП2 235, 233	1533КП2 125, 71	1533ТВ10 162, 75
555ЛА2 78, 66	1102АП3 235, 233	1533КП7 126, 71	1533ТВ11 162, 75
555ЛА3 78, 66	1102АП4 236, 233	1533КП11 126, 71	1533ТВ15 162, 75
555ЛА4 79, 66	1102АП5 95, 233	1533КП12 127, 71	1533ТЛ2 163, 75
555ЛА6 78, 66	1102АП6 236, 233	1533КП13 127, 71	1533ТМ2 164, 75
555ЛА7 78, 66	1102АП7 236, 233	1533КП14 128, 71	1533ТМ8 165, 75
555ЛА9 78, 66	1102АП8 236, 233	1533КП15 128, 71	1533ТМ9 165, 75
555ЛА10 79, 66	1102АП9 236, 233	1533КП16 128, 72	1533ТР2 165, 75
555ЛА11 78, 66	1102АП10 95, 233	1533КП17 129, 72	
555ЛА12 78, 66	1102АП11 236, 233	1533КП18 129, 72	

Список литературы

1. Степаненко И.П. Основы микроэлектроники. М.: Сов. радио, 1980. 424 с.
2. ГОСТ 19480-89 (СТ СЭВ 1817-88, СТ СЭВ 4755-84, СТ СЭВ 4756-84). Микросхемы интегральные. Термины, определения и буквенные обозначения электрических параметров.
3. ГОСТ 18683.2-83 (СТ СЭВ 3197-81) с изменением 1988 г. Микросхемы интегральные цифровые. Методы измерения динамических электрических параметров.
4. ГОСТ 17021-88 (СТ СЭВ 1623-79). Микросхемы интегральные. Термины и определения.
5. Агаханян Т.М. Интегральные микросхемы. М.: Энергоатомиздат, 1983. 464 с.
6. ОСТ 11 073.915-80. Микросхемы интегральные. Классификация и система условных обозначений.
7. ГОСТ 17467-88 (СТ СЭВ 5761-86). Микросхемы интегральные. Основные размеры.
8. Большие интегральные схемы запоминающих устройств: Справочник/ А.Ю. Гордонов, Н.В. Бекин, В.В. Цыркин и др.; Под ред. А.Ю. Гордонова и Ю.Н. Дьякова. М.: Радио и связь, 1990. 288 с.
9. Применение интегральных микросхем в электронной вычислительной технике: Справочник/ Р.В. Данилов, С.А. Ельцова, Ю.П. Иванов и др.; Под ред. Б.Н. Файзуллаева и Б.В. Тарабрина. М.: Радио и связь, 1986. 484 с.
10. Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Радио и связь, 1988. 352 с.

ОГЛАВЛЕНИЕ

Предисловие.....	3
Англоязычные сокращения, использованные в справочнике.....	6
Раздел I. Общие сведения об ИС ТТЛ, ТТЛШ	
<i>Глава 1. Характерные особенности</i>	9
1.1. Схемотехника.....	9
1.2. Терминология и обозначение параметров	15
<i>Глава 2. ИС в узлах радиоэлектронной аппаратуры</i>	25
2.1. Классификация ИС.	25
2.2. Система обозначений ИС.	28
2.3. Сопряжение ИС различных серий.....	35
Раздел II. Репрезентативные серии ТТЛ, ТТЛШ	
<i>Глава 3. Функциональный состав серий</i>	39
3.1. Серия 133 (SN54)	39
3.2. Серия 155 (SN74)	43
3.3. Серия 530 (SN54S)	49
3.4. Серия 531 (SN74S)	52
3.5. Серия 533 (SN54LS)	56
3.6. Серия 555 (SN74LS)	62
3.7. Серия 1533 (SN54ALS, SN74ALS)	68
<i>Глава 4. Комбинационная логика</i>	76
4.1. Логические элементы НЕ	76
4.2. Логические элементы И, И-НЕ	78
4.3. Логические элементы ИЛИ, ИЛИ-НЕ	86
4.4. Логические элементы И-ИЛИ, И-ИЛИ-НЕ	90
4.5. Прочие логические элементы и драйверы	93
4.6. Шифраторы, дешифраторы и демультимплексоры	106
4.7. Мультиплексоры	125
4.8. Арифметические устройства	135
<i>Глава 5. Последовательная логика</i>	160
5.1. Триггеры.....	160
5.2. Регистры.....	170
5.3. Счетчики	190
5.4. Запоминающие устройства.....	207

<i>Глава 6. Релаксационные устройства</i>	212
6.1. Одновибраторы.....	212
6.2. Мультивибраторы.....	214
Раздел III. Периферийные серии TTL, TTLШ	
<i>Глава 7. Знакосинтезирующая серия 514</i>	217
<i>Глава 8. Интерфейсная серия 559</i>	227
<i>Глава 9. Интерфейсная серия 1102</i>	233
<i>Приложение 1. Аналоги ИС фирмы Texas Instruments</i>	241
<i>Приложение 2. Указатель ИС, помещенных в справочник</i>	247
Список литературы	250

СПРАВОЧНОЕ ИЗДАНИЕ

Аванесян Гарри Романович
Левшин Вячеслав Петрович

**ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ ТТЛ, ТТЛШ.
СПРАВОЧНИК**

Редактор *А.В. Лысенко*
Художественный редактор *С.Н. Голубев*
Обложка художника *Н.И. Терехова*
Технический редактор *А.И. Крамер*

ИБ №7597

Сдано в набор 15.06.92.	Подписано в печать 14.05.93	Формат 60×90 1/16
Бумага офсетная	Гарнитура Тип "Таймс"	Печать офсетная
Усл.печ.л. 16,00	Усл.кр.-отт. 17,00	Уч.-изд.л. 15,16
Тираж 50 000 экз.	Заказ № 1102.	"С"

Ордена Трудового Красного Знамени издательство «Машиностроение»,
107076, Москва, Стромьинский пер., 4

*Оригинал-макет и компьютерная графика выполнены
в Издательском Бюро Гарри Аванесяна,
103368, Москва-568, а/я 32.*

Отпечатано в Московской типографии № 6 Министерства печати и
информации Российской Федерации,
109088, Москва, Ж-88, Южнопортовая ул., 24.